DATASHEET / FEATURES / SYSTEM & CLOCK

系统 & 时钟

• CPU&TNPU shared SRAM

• ✧支持 RISC-V V1 直接读写 TNPU 的内置 SRAM，以实现 CPU 与 TNPU 设备间的高效数据同步

• PDMA&DMA 控制器

• ✧支持 2 个独立的 PDMA 控制器

• ✧支持 32 个独立的 DMA 通道

• ✧支持内存到内存、内存到外设、外设到内存之间的传输

• ✧支持描述符和无描述符传输模式

• ✧支持 DMA BURST 长度软件可配

• ✧支持传输数据单元数量：1 ~ 224-1

• ✧支持 8bit、16bit、32bit 数据位宽方式传输

• ✧固定的通道优先级：0~3：最高；4~11：中间；12~31：最低

• ✧AHB 与 APB 的 bridge

• PLIC

• ✧平台级中断控制器符合 RISC-V 指令集手册第二卷：《Privileged Architecture》版本 1.10 的 规定

• ✧RISC-V V0 和 RISC-V V1 分别独立集成 PLIC，均提供 8 级中断优先级，负责全局中断的优先 级仲裁和分配

• PWM

• ✧最大支持 8 组通道，每个通道独立计数输出

• ✧每组通道包括 P/N 两路输出。支持四种输出模式，包括边沿模式，中心对齐互补模式，边沿推 挽模式，中心对齐推挽模式，其中边沿模式下 P/N 两路独立输出，中心对齐模式下 P/N 成对 输出，中心对齐模式支持配置死区

• ✧支持同步开启多个通道，关闭通道时可完整输出最后一个波形

• ✧波形参数更新支持软件控制，支持动态更新

• ✧可选择四组通道产生定时信息，用于触发 ADC 模块同步采样，1 个 PWM 周期最多可支持触 发两次 ADC 采样

• ✧支持急停保护功能（由外部 IO 或内部 ADC 模块触发），用于快速关断 PWM 模块输出，恢复 到默认值避免短路，来自外部 IO 的触发信号经过滤波，内部 ADC 模块的触发信号不进行滤波

• ✧支持特殊输出状态（恒 0 或恒 1 状态）

• TCU

• ✧通道 1,4：当输入信号 GPIO（A）和 GPIO（B）正交时，计数器每次加 1 或减 1，当检 测到 GPIO0（Z）上升沿时，计数器会置 0x8000（通道 1 的 GPIO1 复用通道 2 的 GPIO0， 通道 4 的 GPIO1 复用通道 5 的 GPIO0）

• ✧通道 1,4：当通道 3,6 的 GPIO0（Z）上升沿时，计数器复位置 0x8000

• ✧通道 3,6：当输入信号 GPIO0（Z）上升沿时计数器自加，当计数器等于 TDHR 时，计数 器清零并且对应的标志位拉高

• ✧通道 2,5：当所选时钟上升沿时，计数器计数，并间隔一段时间输出 store 脉冲至通道 1,3,4,6，当计数器到达 TDHR 时，对应的中断标志位置 1

• ✧每个计数器计数 GPIO0 的周期时长，输出周期时长和高电平持续时间

• ✧当信号的上升沿或下降沿被检测到时，对应的中断标志位置 1

• ✧普通模式：TCU 每次捕捉单个脉冲的时间

• ✧支持同时触发双 ADC

• ✧支持分时触发双 ADC

• ✧通用模式：计数器在所选时钟上升沿或者下降沿或者双沿计数

• ✧门控模式：计数器根据门控信号状态决定是否计数

• ✧方向模式：计数器根据方向信号的状态自加或自减

• ✧POS 模式：计数器在控制信号的上升沿或下降沿置 0 并重新计数

• ✧捕获模式：计数器计数信号周期时长，输出周期时长和高电平持续时间

• ✧支持 EXTAL 时钟 ((0~65535)+1)×2 分频

• ✧只支持 EXTAL 时钟和 input 时钟

• ✧分频为 1 时不支持双沿计数

• ✧包含 0,1,2,3,4,5,6,7 通道，支持以下模式：

• ✧ADC 触发模式：通道 0

• ✧霍尔模式：通道 0~7

• ✧正交编码模式：通道 1~6（固定为 123/456 通道组合）

• Bus monitor

• ✧支持 2 种监测模式

• ✧监测时间可配置

• Clock

• ✧支持外部 24M 晶振与内部片上可调节晶振输入

• ✧支持两个小数分频 PLL，RISC-V V1/AHB1/AHB2/RISC-V V0/AHBM 可选两个 PLL，PSRAM 等模块可选两个 PLL

• ✧RISC-V V1/AHB1/AHB2/RISC-V V0/AHBM 等时钟支持无毛刺切换时钟源，其他时钟不支持

• ✧支持高频模块最高 16 分频，低频模块最高 256 分频，超低频支持小数分频

• ✧支持所有模块各自独立的时钟门控，每个模块均有各自的门控控制