REFERENCE / MEMORY MAP

地址映射

本页按总线分组列出 G32S10x 各外设的寄存器基地址。

APB 总线设备

时钟、音频、视频接口、串口与 GPIO 等常驻设备。

模块	基地址	宏定义	说明
CPM	0x10000000	`CPM_IOBASE`	时钟与电源管理
CSI	0x10003000	`CSI_IOBASE`
CSI_PHY	0x10004000	`CSI_PHY_IOBASE`
DSI	0x10005000	`DSI_IOBASE`
DSI_PHY	0x10006000	`DSI_PHY_IOBASE`
UART2	0x10007000	`UART2_IOBASE`
UART3	0x10008000	`UART3_IOBASE`
UART4	0x10009000	`UART4_IOBASE`
UART5	0x1000A000	`UART5_IOBASE`
UART6	0x1000B000	`UART6_IOBASE`
UART7	0x1000C000	`UART7_IOBASE`
SPI1	0x1000D000	`SPI1_IOBASE`
SPI_SLV1	0x1000E000	`SPI_SLV1_IOBASE`
I2C1	0x10010000	`I2C1_IOBASE`	结束地址 0x10010FFF
I2C2	0x10011000	`I2C2_IOBASE`	结束地址 0x10011FFF
USB_PHY	0x10012000	`USB_PHY_IOBASE`
GPIOA	0x10020000	`GPIOA_BASE`
GPIOB	0x10021000	`GPIOB_BASE`
GPIOC	0x10022000	`GPIOC_BASE`
GPIOE	0x10024000	`GPIOE_BASE`
MIPI_CSI	0x10003000	`CSI_IOBASE`	MIPI CSI SDK 驱动使用地址；另有 MIPI_CSI_IOBASE=0x10073000 地址视图，使用时需按实例核对。
MIPI_PHY	0x10004000	`CSI_PHY_IOBASE`	MIPI D-PHY RX SDK 驱动使用地址；另有 MIPI_PHY_IOBASE=0x10076000 地址视图，使用时需按实例核对。
GPIOD	0x100C3000	`GPIOD_BASE`
UART0	0x100C8000	`UART0_IOBASE`
UART1	0x100C9000	`UART1_IOBASE`
I2C0	0x100CA000	`I2C0_IOBASE`
SPI0	0x100CB000	`SPI0_IOBASE`
SPI_SLV0	0x100CC000	`SPI_SLV0_IOBASE`
AON	0x100CD000	`AON_IOBASE`
LP_WDT	0x100CE000	`LP_WDT_IOBASE`	低功耗域看门狗
AIC	0x100D1000	`AIC_IOBASE`	低功耗域 0x100D1000，高性能域 0x10001000
CODEC	0x100D2000	`CODEC_IOBASE`
DTRNG	0x134D0000	`DTRNG_IOBASE`	数字真随机数发生器

V0 内核控制单元

模块	基地址	宏定义	说明
V0 CCU	0x12100000	`V0_CCU_IOBASE`	V0 核 CCU 寄存器基地址

中断控制器

两个 RISC-V 内核各自的平台级中断控制器（PLIC）与本地中断控制器（CLINT）。

模块	基地址	宏定义	说明
CLINT_LP	0x12180000	`CLINT_CTRL_LP_IOBASE`	低功耗域本地中断控制器
INTC0（PLIC_V0）	0x12300000	`INTC0_IOBASE`	V0 核平台中断控制器
CLINT_HP	0x12A00000	`CLINT_CTRL_HP_IOBASE`	高性能域本地中断控制器
INTC1（PLIC_V1）	0x12B00000	`INTC1_IOBASE`	V1 核平台中断控制器

地址口径说明：DTRNG 使用 DTRNG_IOBASE=0x134D0000，但 DTRNG 规格书仍写 0x10072000；TPC 使用 TPC_IOBASE=0x13490000，但 TPC 规格书仍写 0x13620000，二者均为 SDK 与规格书的跨源冲突，本页按 SDK base.h 交付基线列出。MIPI CSI 驱动使用 CSI_IOBASE=0x10003000，MIPI D-PHY RX 驱动使用 CSI_PHY_IOBASE=0x10004000；MIPI_CSI_IOBASE=0x10073000 和 MIPI_PHY_IOBASE=0x10076000 是另一组宏定义，二者究竟为同一地址的别名还是备用窗口尚待硬件确认，不能据此合并或互相替代。CLINT_LP/CLINT_HP 与 INTC0（PLIC_V0）/INTC1（PLIC_V1）分别对应不同实例；PLIC_V0 使用中断源 ID 1~66，PLIC_V1 的寄存器布局和中断源数量不同，不能混用。

AHB1 总线设备

AHB1 上的多媒体、存储与总线监控设备。

模块	基地址	宏定义	说明
JPEGE	0x13200000	`JPEGE_IOBASE`	JPEG 编码器
JPEGD	0x13210000	`JPEGD_IOBASE`	JPEG 解码器
MSCALER	0x132A0000	`MSCALER_IOBASE`	缩放器
MSC0	0x13300000	`MSC0_IOBASE`	eMMC/SD 控制器 0
MSC1	0x13310000	`MSC1_IOBASE`	eMMC/SD 控制器 1
IPU	0x13320000	`IPU_IOBASE`	图像处理单元
I2D	0x13330000	`I2D_IOBASE`	二维图像加速
DPU	0x13340000	`DPU_IOBASE`	显示处理单元
ISP0	0x13350000	`ISP0_IOBASE`
ISP1	0x13360000	`ISP1_IOBASE`
总线监控	0x13390000	`BUS_MONITOR_IOBASE`
PSRAM	0x133A1000	`PSRAM_IOBASE`

AHB2 总线设备

存储、安全、通信与打印控制等设备。

模块	基地址	宏定义	说明
HARB	0x13400000	`HARB_IOBASE`
NEMC	0x13410000	`NEMC_IOBASE`	NAND/外部存储器控制器
PDMA0	0x13420000	`PDMA0_IOBASE`	可编程 DMA 0
AES	0x13430000	`AES_IOBASE`	AES 加解密
SFC	0x13440000	`SFC_IOBASE`	SPI Flash 控制器
PWMA	0x13450000	`PWMA_IOBASE`	PWM 音频
CAN0	0x13460000	`CAN0_IOBASE`	64 KB
CAN1	0x13470000	`CAN1_IOBASE`	64 KB
SC_HASH	0x13480000	`SC_HASH_IOBASE`	HASH 引擎
TPC	0x13490000	`TPC_IOBASE`	热敏打印控制器
EFUSE	0x134A0000	`EFUSE_IOBASE`	电子熔丝
GMAC	0x134B0000	`GMAC_IOBASE`	64 KB，以太网 MAC
SC_RSA	0x134C0000	`SC_RSA_IOBASE`	RSA 引擎
OTG	0x13500000	`OTG_IOBASE`	USB OTG
XIP	0x16000000	`XIP_IOBASE`	Flash 片上执行映射

AHB_MCU 总线设备

MCU 子系统的 DMA、ADC、定时器与看门狗。

模块	基地址	宏定义	说明
AHB_MAN	0x13600000	`AHB_MAN_IOBASE`
PDMA1	0x13610000	`PDMA1_IOBASE`	可编程 DMA 1
SADC0	0x13720000	`SADC0_IOBASE`	SAR ADC 0
SADC1	0x13730000	`SADC1_IOBASE`	SAR ADC 1
TCU	0x13740000	`TCU_IOBASE`	定时器/计数器单元
HP_WDT	0x13740000	`HP_WDT_IOBASE`	高性能域看门狗
PWM	0x13750000	`PWM_IOBASE`	PWM 控制器

TNPU

TNPU 控制单元与专用 DRAM 的基地址。

模块	基地址	宏定义	说明
TNPU DRAM	0x15608000	`TNPU_DRAM_IOBASE`	TNPU 专用 DRAM
TNPU CCU	0x15700000	`TNPU_CCU_IOBASE`	TNPU 控制单元

表中为各模块的寄存器基地址，模块内部的寄存器偏移见编程手册对应章节；同一地址出现多次时以 SDK 头文件为准。