USER GUIDE / PERIPHERALS / SADC / 寄存器描述

寄存器描述

ADC_SR(0x000)

ADC_SRBASE + 0x0000

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	AWD	PHY_EOC_ERR	Reserved						SEQ2_DATA_OVR	SEQ2_DMA_FIN	SEQ2_DR	SEQ2_EVT_OVR	SEQ2_FSM				SEQ1_DATA_OVR	SEQ1_DMA_FIN	SEQ1_DR	SEQ1_EVT_OVR	SEQ1_FSM				Reserved		SEQ0_DR	SEQ0_EVT_OVR	SEQ0_FSM
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31	AWD	触发看门狗(复位清除，AWD_SR置0清除)。	R
30	PHY_EOC_ERR	EOC返回时间出错(复位清除，写1清除，写IR寄存器相应比特位清除)。	RWC
29:24	Reserved	写入无影响，读取为零。	R
23	SEQ2_DATA_OVR	SEQ2 FIFO数据溢出(复位清除，写1清除，写IR寄存器相应比特位清除)。	RWC
22	SEQ2_DMA_FIN	SEQ2 DMA完成(复位清除，下一次序列开始时清除，写1清除，写IR寄存器相应比特位清除)。	RWC
21	SEQ2_DR	SEQ2数据准备就绪(复位清除，下一次序列开始时清除，写1清除，写IR寄存器相应比特位清除从FIFO中读完所有数据后自动清除)。	RWC
20	SEQ2_EVT_OVR	SEQ2触发事件溢出(复位清除，写1清除，写IR寄存器相应比特位清除)。	RWC
19:16	SEQ2_FSM	SEQ2状态机寄存器： 0：IDLE，1：START，2：CONV，3：DELAY	R
15	SEQ1_DATA_OVR	SEQ1 FIFO数据溢出(复位清除，写1清除，写IR寄存器相应比特位清除)。	RWC
14	SEQ1_DMA_FIN	SEQ1 DMA完成(复位清除，下一次序列开始时清除，写1清除，写IR寄存器相应比特位清除)。	RWC
13	SEQ1_DR	SEQ1数据准备就绪(复位清除，下一次序列开始时清除，写1清除，写IR寄存器相应比特位清除从FIFO中读完所有数据后自动清除)。	RWC
12	SEQ1_EVT_OVR	SEQ1触发事件溢出(复位清除，写1清除，写IR寄存器相应比特位清除)。	RWC
11:8	SEQ1_FSM	SEQ1状态机寄存器： 0：IDLE，1：START，2：CONV，3：DELAY，4：CONV	R
7:6	Reserved	写入无影响，读取为零。	R
5	SEQ0_DR	SEQ0数据准备就绪(复位清除，下一次序列开始时清除，写1清除，写IR寄存器相应比特位清除)。	RWC
4	SEQ0_EVT_OVR	SEQ0触发事件溢出(复位清除，写1清除，写IR寄存器相应比特位清除)。	RWC
3:0	SEQ0_FSM	SEQ0状态机寄存器： 0：IDLE，1：START，2：CONV	R

ADC_IE(0x0004)

ADC_IEBASE + 0x0004

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved	PHY_EOC_ERR	Reserved								SEQ2_DATA_OVR	SEQ2_DMA_FIN	SEQ2_DR	SEQ2_EVT_OVR	SEQ2_EOQ	SEQ2_SOQ	SEQ1_CONT_EOG	SEQ1_CONT_SOG	SEQ1_DATA_OVR	SEQ1_DMA_FIN	SEQ1_DR	SEQ1_EVT_OVR	SEQ1_EOQ	SEQ1_SOQ	Reserved				SEQ0_DR	SEQ0_EVT_OVR	SEQ0_EOQ	SEQ0_SOQ
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31	Reserved	写入无影响，读取为零。	R
30	PHY_EOC_ERR	1：使能PHY EOC错误检测中断。	RW
29:22	Reserved	写入无影响，读取为零。	R
21	SEQ2_DATA_OVR	1：使能SEQ2 FIFO数据溢出中断。	RW
20	SEQ2_DMA_FIN	1：使能SEQ2 DMA完成中断。	RW
19	SEQ2_DR	1：使能SEQ2数据准备就绪中断。	RW
18	SEQ2_EVT_OVR	1：使能SEQ2触发事件溢出中断。	RW
17	SEQ2_EOQ	1：使能SEQ2结束中断。	RW
16	SEQ2_SOQ	1：使能SEQ2开始中断。	RW
15	SEQ1_CONT_EOG	1：使能SEQ1连续转换结束中断。	RW
14	SEQ1_CONT_SOG	1：使能SEQ1连续转换开始中断。	RW
13	SEQ1_DATA_OVR	1：使能SEQ1 FIFO数据溢出中断。	RW
12	SEQ1_DMA_FIN	1：使能SEQ1 DMA完成中断。	RW
11	SEQ1_DR	1：使能SEQ1数据准备就绪中断。	RW
10	SEQ1_EVT_OVR	1：使能SEQ1触发事件溢出中断。	RW
9	SEQ1_EOQ	1：使能SEQ1结束中断。	RW
8	SEQ1_SOQ	1：使能SEQ1开始中断。	RW
7:4	Reserved	写入无影响，读取为零。	R
3	SEQ0_DR	1：使能SEQ0数据准备就绪中断。	RW
2	SEQ0_EVT_OVR	1：使能SEQ0触发事件溢出中断。	RW
1	SEQ0_EOQ	1：使能SEQ0结束中断。	RW
0	SEQ0_SOQ	1：使能SEQ0开始中断。	RW

ADC_IR(0x00C)

ADC_IRBASE + 0x000C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	AWD	PHY_EOC_ERR	Reserved								SEQ2_DATA_OVR	SEQ2_DMA_FIN	SEQ2_DR	SEQ2_EVT_OVR	SEQ2_EOQ	SEQ2_SOQ	SEQ1_CONT_EOG	SEQ1_CONT_SOG	SEQ1_DATA_OVR	SEQ1_DMA_FIN	SEQ1_DR	SEQ1_EVT_OVR	SEQ1_EOQ	SEQ1_SOQ	Reserved				SEQ0_DR	SEQ0_EVT_OVR	SEQ0_EOQ	SEQ0_SOQ
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31	AWD	0：中断未触发。1：中断触发。通过ADC_AWD_SR寄存器对应通道清除。触发条件：通道采样电压在看门狗阈值电压范围之外。	RWC
30	PHY_EOC_ERR	0：中断未触发。1：中断触发。触发条件：ADC PHY EOC信号超时。	RWC
29:22	Reserved	写入无影响，读取为零。	R
21	SEQ2_DATA_OVR	0：中断未触发。1：中断触发。触发条件：DMA模式下，FIFO数据溢出。	RWC
20	SEQ2_DMA_FIN	0：中断未触发。1：中断触发。触发条件：DMA传输完成。	RWC
19	SEQ2_DR	0：中断未触发。1：中断触发。触发条件：ADC_SEQ2_DCR.DRT条件被触发。	RWC
18	SEQ2_EVT_OVR	0：中断未触发。1：中断触发。触发条件1：同时使用多个触发源启动SEQ2; 触发条件2：在SEQ2未结束时尝试使用触发源启动SEQ2. 触发源包括：REG、TCU、PWM0、PWM1 TRIGGER.	RWC
17	SEQ2_EOQ	0：中断未触发。1：中断触发。触发条件：SEQ2结束。	RWC
16	SEQ2_SOQ	0：中断未触发。1：中断触发。触发条件：SEQ2启动。	RWC
15	SEQ1_CONT_EOG	0：中断未触发。1：中断触发。触发条件：SEQ1连续转换组结束。	RWC
14	SEQ1_CONT_SOG	0：中断未触发。1：中断触发。触发条件：SEQ1连续转换组启动。	RWC
13	SEQ1_DATA_OVR	0：中断未触发。1：中断触发。触发条件：DMA模式下，FIFO数据溢出。	RWC
12	SEQ1_DMA_FIN	0：中断未触发。1：中断触发。触发条件：DMA传输完成。	RWC
11	SEQ1_DR	0：中断未触发。1：中断触发。触发条件：ADC_SEQ1_DCR.DRT条件被触发。	RWC
10	SEQ1_EVT_OVR	0：中断未触发。1：中断触发。触发条件1：同时使用多个触发源启动SEQ1; 触发条件2：在SEQ1未结束时尝试使用触发源启动SEQ1. 触发源包括：REG、TCU、PWM0、PWM1 TRIGGER.	RWC
9	SEQ1_EOQ	0：中断未触发。1：中断触发。触发条件：SEQ1结束。	RWC
8	SEQ1_SOQ	0：中断未触发。1：中断触发。触发条件：SEQ1启动。	RWC
7:4	Reserved	写入无影响，读取为零。	R
3	SEQ0_DR	0：中断未触发。1：中断触发。触发条件：ADC_SEQ0_DCR.DRT条件被触发。	RWC
2	SEQ0_EVT_OVR	0：中断未触发。1：中断触发。触发条件：在SEQ0未结束时尝试再次使用寄存器触发启动SEQ0.	RWC
1	SEQ0_EOQ	0：中断未触发。1：中断触发。触发条件：SEQ0结束。	RWC
0	SEQ0_SOQ	0：中断未触发。1：中断触发。触发条件：SEQ0启动。	RWC

ADC_CR(0x014)

ADC_CRBASE + 0x0014

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																					SEQ<n>_START			Reserved					SEQ<n>_RESET
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:11	Reserved	写入无影响，读取为零。	R
10:8	SEQ<n>_START	写1启动转换序列。转换开始时，硬件自动置0。	RW
7:3	Reserved	写入无影响，读取为零。	R
2:0	SEQ<n>_RESET	写1复位序列。当序列正在使用SADC PHY时，复位该序列。复位开始时，硬件自动置0。	RW

ADC_CFR(0x018)

ADC_CFRBASE + 0x018

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				PHY_SEL_EOC	PHY_SEL_EN	PHY_RESET	PHY_PD	Reserved							BREAK_MD	Reserved		SOC_EXT_CYCLE								SEQn_PRI
RST	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27	PHY_SEL_EOC	0：使用ADC控制器的EOC。 1：使用PHY的EOC。	RW
26	PHY_SEL_EN	使能saradc_sel信号 0：ADC与saradc_pad0-715[4] 断开连接 1：ADC与saradc_pad0-715建立连接	RW
25	PHY_RESET	SADC PHY 复位 0：Reset_N释放。 1：Reset_N生效。	RW
24	PHY_PD	SADC PHY电源控制比特位。 0：SADC PHY上电。 1：SADC PHY断电。	RW
23:17	Reserved	写入无影响，读取为零。	R
16	BREAK_MD	序列冲突发生时的策略： 0：不打断当前转换。 1：打断当前转换。	RW
15:14	Reserved	写入无影响，读取为零。	R
13:6	SOC_EXT_CYCLE	采样期间SOC信号额外保持的周期 0x0： soc额外保持0个cycle 0x5： soc额外保持5个cycle 0xa：soc额外保持10个cycle 0xe：soc额外保持15个cycle 0x1e：soc额外保持30个cycle 0x2d：soc额外保持45个cycle 0x3c：soc额外保持60个cycle 0xd2:soc额外保持210个cycle others：保留值，不允许配置。禁止在SEQ0/1/2工作期间配置SOC_EXT_CYCLE。	RW
5:0	SEQn_PRI	序列优先级，最高为3，最低为0。数值越高，优先级越高。当序列优先级数值相等时，优先级按照SEQ0，SEQ1，SEQ2的顺序从高到低排列。	RW

ADC_CLKR0(0x01C)

ADC_CLKR0BASE + 0x01C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	ADCCLK_DIV								SEQ1_CONTCLK_DIV
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	ADCCLK_DIV	adc_clk = dev_clk / ((ADCCLK_DIV >> 1) << 1) adc_clk的最大值不能超过30MHz。	RW
23:0	SEQ1_CONTCLK_DIV	cont_clk = adc_clkcont_clk0 / (CLKCONTCLK_DIV+1)	RW

ADC_CLKR1(0x020)

ADC_CLKR1BASE + 0x020

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								SEQ1_DLYCLK_DIV
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:0	SEQ1_DLYCLK_DIV	dly_clk = adc_clkdly_clk0 / (SEQ1_CLKDLYCLK_DIV+1)	RW

ADC_CLKR2(0x024)

ADC_CLKR2BASE + 0x024

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								SEQ2_DLYCLK_DIV
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:0	SEQ2_DLYCLK_DIV	dly_clk = adc_clkdly_clk0 / (SEQ2_CLKDLYCLK_DIV+1)	RW

ADC_AWD_CRn(0x02C-0x08)

ADC_AWD_CRn(n=0,1,...715)BASE + 0x02C-0x0468

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	HTR_EN	Reserved			HTR												LTR_EN	Reserved			LTR
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1

位	名称	说明	RW
31	HTR_EN	CHn高阈值电压使能。 1：使能 0：取消使能	RW
30:28	Reserved	写入无影响，读取为零。	R
27:16	HTR	高阈值电压。	RW
15	LTR_EN	CHn低阈值电压使能。 1：使能 0：取消使能	RW
14:12	Reserved	写入无影响，读取为零。	R
11:0	LTR	低阈值电压。	RW

ADC_AWD_SR(0x06C)

ADC_AWD_SRBASE + 0x06C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								CH<n>_HTR_FLG								Reserved								CH<n>_LTR_FLG
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:16	CH<n>_HTR_FLG	通道采样电压高于高阈值电压	RWC
15:8	Reserved	写入无影响，读取为零。	R
7:0	CH<n>_LTR_FLG	通道采样电压低于低阈值电压	RWC

ADC_AWD_IM(0x070)

ADC_AWD_IMBASE + 0x070

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								CH<n>_HTR_FLG								Reserved								CH<n>_LTR_FLG
RST	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:16	CH<n>_HTR_FLG	0：使能中断。 1：屏蔽中断。	RW
15:8	Reserved	写入无影响，读取为零。	R
7:0	CH<n>_LTR_FLG	0：使能中断。 1：屏蔽中断。	RW

ADC_AWD_IR(0x078)

ADC_AWD_IRBASE + 0x078

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								CH<n>_HTR_FLG								Reserved								CH<n>_LTR_FLG
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:16	CH<n>_HTR_FLG	0：中断未触发或被屏蔽。1：中断触发。	R
15:8	Reserved	写入无影响，读取为零。	R
7:0	CH<n>_LTR_FLG	0：中断未触发或被屏蔽。1：中断触发。	R

ADC_AWD_FAIL(0x88)

ADC_AWD_FAILBASE + 0x088

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								CH<n>_HTR_FAIL								Reserved								CH<n>_LTR_FAIL
RST	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:16	CH<n>_HTR_FAIL	0：使能看门狗FAIL。 1：屏蔽看门狗FAIL。	RW
15:8	Reserved	写入无影响，读取为零。	R
7:0	CH<n>_LTR_FAIL	0：使能看门狗FAIL。 1：屏蔽看门狗FAIL。	RW

ADC_SEQ0_CR(0x100)

ADC_SEQ0_CRBASE + 0x0100

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																		LEN		Reserved											CH_NUM_EN
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:14	Reserved	写入无影响，读取为零。	R
13:12	LEN	序列长度：LEN+1，最大为4。	RW
11:1	Reserved	写入无影响，读取为零。	R
0	CH_NUM_EN	是否存储相应的转换通道编号。	RW

ADC_SEQ0_CNR0(0x104)

ADC_SEQ0_CNR0BASE + 0x0104

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																CH_NUM3		CH_NUM0-3		CH_NUM2				CH_NUM1				CH_NUM0
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
13:12	CH_NUM0-3	第0-3次转换的通道编号(0-7)。	RW

ADC_SEQ0_DCR(0x108)

ADC_SEQ0_DCRBASE + 0x0108

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved												DRT_CUS<n>				Reserved		DRT	Reserved										CNT
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:20	Reserved	写入无影响，读取为零。	R
19:16	DRT_CUS<n>	当DRT = 0b1时，自定义SEQ0数据准备就绪信号的触发条件。 0：第n次转换结束后不触发数据准备就绪信号。 1：第n次转换结束后触发数据准备就绪信号。	RW
15:14	Reserved	写入无影响，读取为零。	R
13	DRT	数据准备就绪信号触发条件。 0：SEQ0结束触发。 1：用户自定义。	RW
12:3	Reserved	写入无影响，读取为零。	R
2:0	CNT	接收到的SEQ0转换数据数目(下一次SEQ0启动时清除)。	RW

ADC_SEQ0_DR0(0x10C)

ADC_SEQ0_DR0BASE + 0x010C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM1				DATA1												CH_NUM0				DATA0
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM1	第1次转换的通道编号，当ADC_SEQ0_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA1	第1次转换的结果。	R
15:12	CH_NUM0	第0次转换的通道编号，当ADC_SEQ0_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA0	第0次转换的结果。	R

ADC_SEQ0_DR1(0x110)

ADC_SEQ0_DR1BASE + 0x0110

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM3				DATA3												CH_NUM2				DATA2
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM3	第3次转换的通道编号，当ADC_SEQ0_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA3	第3次转换的结果。	R
15:12	CH_NUM2	第2次转换的通道编号，当ADC_SEQ0_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA2	第2次转换的结果。	R

ADC_SEQ1_CR(0x200)

ADC_SEQ1_CRBASE + 0x0200

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	ReservedSTORAGE<n>								STORAGE7	STORAGE6	STORAGE5	STORAGE4	STORAGE3	STORAGE2	STORAGE1	STORAGE0[5]	LEN				Reserved					EXTSEL		CONT_GLEN			CONT_EN	CH_NUM_EN
RST	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	ReservedSTORAGE<n>	写入无影响，读取为零。是否将第n次转换的数据存储到FIFO中。 0：不存储。1：存储。	RRW
23:16[6]	STORAGE<n>	是否将第n次转换的数据存储到FIFO中。 0：不存储。1：存储。	RW
15:12	LEN	序列长度：LEN+1。	RW
11:7	Reserved	写入无影响，读取为零。	R
6:5	EXTSEL	触发事件选择： 0b01：TCU事件触发。 0b10：PWM0事件触发。 0b11：PWM1事件触发。 0b00：寄存器触发。	RW
4:2	CONT_GLEN	连续转换模式下每个SEQ1转换组的个数：CONT_GLEN+1，最大为8。	RW
1	CONT_EN	使能连续转换模式。 1：使能 0：取消使能	RW
0	CH_NUM_EN	是否存储转换的通道编号。 1：使能 0：取消使能	RW

ADC_SEQ1_CNR0(0x204)

ADC_SEQ1_CNR0BASE + 0x0204

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUMn0-7
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	CH_NUMn0-7	第n(0-7)转换的通道编号(0-7)。	RW

ADC_SEQ1_CNR0(0x204)

ADC_SEQ1_CNR1BASE + 0x0208

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM8-15
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	CH_NUM8-15	转换的通道编号(0-7)。	RW

ADC_SEQ1_DCR(0x20C)

ADC_SEQ1_DCRBASE + 0x020C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								DRT_CUS7	DRT_CUS6	DRT_CUS5	DRT_CUS4	DRT_CUS3	DRT_CUS2	DRT_CUS1	DRT_CUS0	DRT			Reserved				DMA_MD	Reserved		FIFO_CNT
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
2331:16[7]	DRT_CUS<n>	当DRT=0b111时，自定义数据准备就绪信号的触发条件。 0：在第n次转换结束后不触发。 1：在第n次转换结束后触发。	RW
15:13	DRT	数据准备就绪信号的触发条件： 0b000：SEQ1结束后。 0b001：连续转换模式下SEQ1每组结束后。 0b010：FIFO数据 >= 1。 0b011：FIFO数据 >= 4。 0b100：FIFO数据 >= 8。 0b101：FIFO数据 >= 16。 0b111：用户自定义。	RW
12:9	Reserved	写入无影响，读取为零。	R
8	DMA_MD	使能DMA模式。	RW
7:6	Reserved	写入无影响，读取为零。	R
5:0	FIFO_CNT	FIFO存储数据数目。	R

ADC_SEQ1_FIFODR(0x210)

ADC_SEQ1_DR[2] FIFOBASE + 0x0210

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																CH_NUM				DATA
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15:12	CH_NUM	转换的通道编号。仅在DMA模式下有效	R
11:0	DATA	转换数据。仅在DMA模式下有效	R

ADC_SEQ1_DLYn(0x214-0x20)

ADC_SEQ1_DLYn (n=0,1,...37)BASE + 0x0214-0x02230

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	DLY_CNT<n>
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	DLY_CNT<n>	第0-715次转换的延迟时间。 0：没有延迟。	RW

ADC_SEQ1_CONT_CRn(0x234-0x250)

ADC_SEQ1_CONT_CRn(0=0.1,...7)BASE + 0x0234-0x0250

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CONT_CNT																Reserved												LEN
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	CONT_CNT	连续转换的间隔时间，不能为0。	R
15:4	Reserved	写入无影响，读取为零。	R
3:0	LEN	连续转换模式下第n组的长度：LEN+1。LEN的范围为0-15。	RW

ADC_SEQ1_RCNT(0x254)

ADC_SEQ1_RCNTBASE + 0x0254

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	MAX																CNT
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	MAX	计数器的最大值，CNT达到这个值以后会重新变为0。	RW
15:0	CNT	总线从FIFO中读取的数据字节数。	RW

ADC_SEQ1_DMA_RCNT(0x258)

ADC_SEQ1_DMA_RCNTBASE + 0x0258

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																CNT
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15:0	CNT	DMA读取FIFO的次数。 DMA从FIFO中读取的数据字节数。	RW

ADC_SEQ1_DR0(0x25C)

ADC_SEQ1_DR0BASE + 0x025C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM1				DATA1												CH_NUM0				DATA0
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM1	第1次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA1	第1次转换的结果。	R
15:12	CH_NUM0	第0次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA0	第0次转换的结果。	R

ADC_SEQ1_DR1(0x260)

ADC_SEQ1_DR1BASE + 0x0260

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM3				DATA3												CH_NUM2				DATA2
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM3	第3次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA3	第3次转换的结果。	R
15:12	CH_NUM2	第2次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA2	第2次转换的结果。	R

ADC_SEQ1_DR2(0x264)

ADC_SEQ1_DR2BASE + 0x0264

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM5				DATA5												CH_NUM4				DATA4
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM5	第5次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA5	第5次转换的结果。	R
15:12	CH_NUM4	第4次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA4	第4次转换的结果。	R

ADC_SEQ1_DR3(0x268)

ADC_SEQ1_DR3BASE + 0x0268

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM7				DATA7												CH_NUM6				DATA6
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM7	第7次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA7	第7次转换的结果。	R
15:12	CH_NUM6	第6次转换的通道编号，当ADC_SEQ1_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA6	第6次转换的结果。	R

ADC_SEQ2_CR(0x300)

ADC_SQ2_CRBASE + 0x0300

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								STORAGE<n>								Reserved	LEN			Reserved					EXTSEL		Reserved				CH_NUM_EN
RST	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:16	STORAGE<n>	是否将第n次转换的数据存储到FIFO中。 0：不存储。1：存储。	RW
15	Reserved	写入无影响，读取为零。	R
14:12	LEN	序列长度：LEN+1。	RW
11:7	Reserved	写入无影响，读取为零。	R
6:5	EXTSEL	触发事件选择： 0b01：TCU事件触发。 0b10：PWM0事件触发。 0b11：PWM1事件触发。 0b00：寄存器触发。	RW
4:1	Reserved	写入无影响，读取为零。	R
0	CH_NUM_EN	是否存储转换的通道编号。 1：使能 0：取消使能	RW

ADC_SEQ2_CNR0(0x304)

ADC_SEQ2_CNR0BASE + 0x0304

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM0-7
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	CH_NUM0-7	转换的通道编号(0-7)。	RW

ADC_SEQ2_DCR(0x30C)

ADC_SEQ2_DCRBASE + 0x030C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								DRT_CUS<n>								DRT			Reserved				DMA_MD	Reserved			FIFO_CNT
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:16	DRT_CUS<n>	当DRT=0b111时，自定义数据准备就绪信号的触发条件。 0：在第n次转换结束后不触发。 1：在第n次转换结束后触发。	RW
15:13	DRT	数据准备就绪信号的触发条件： 0b000：SEQ21结束后。 0b001：连续转换模式下SEQ1每组结束后。 0b010：FIFO数据 >= 1。 0b011：FIFO数据 >= 4。 0b100：FIFO数据 >= 8。 0b101：FIFO数据 >= 16。 0b111：用户自定义。	RW
12:9	Reserved	写入无影响，读取为零。	R
8	DMA_MD	使能DMA模式。	RW
7:5	Reserved	写入无影响，读取为零。	R
4:0	FIFO_CNT	FIFO存储数据数目。	R

ADC_SEQ2_FIFODR(0x310)

ADC_SEQ2_FIFODR[3]BASE + 0x0310

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																CH_NUM				DATA
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15:12	CH_NUM	转换的通道编号。仅在DMA模式下有效	R
11:0	DATA	转换数据。仅在DMA模式下有效	R

ADC_SEQ2_DLYn(0x314-0x318)

ADC_SEQ2_DLYn (n=0,1)BASE + 0x0314-0x0318

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	DLY_CNT<n>
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	DLY_CNT<n>	第0-7次转换的延迟时间。 0：没有延迟。	RW

ADC_SEQ2_RCNT(0x354)

ADC_SEQ2_RCNTBASE + 0x0354

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	MAX																CNT
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	MAX	计数器的最大值，CNT达到这个值以后会重新变为0。	RW
15:0	CNT	总线从FIFO中读取的数据字节数。	RW

ADC_SEQ2_DMA_RCNT(0x358)

ADC_SEQ2_DMA_RCNTBASE + 0x0358

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																CNT
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15:0	CNT	DMA读取FIFO的次数。 DMA从FIFO中读取的数据字节数。	RW

ADC_SEQ2_DR0(0x35C)

ADC_SEQ2_DR0BASE + 0x035C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM1				DATA1												CH_NUM0				DATA0
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM1	第1次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA1	第1次转换的结果。	R
15:12	CH_NUM0	第0次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA0	第0次转换的结果。	R

ADC_SEQ2_DR1(0x360)

ADC_SEQ2_DR1BASE + 0x0360

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM3				DATA3												CH_NUM2				DATA2
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM3	第3次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA3	第3次转换的结果。	R
15:12	CH_NUM2	第2次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA2	第2次转换的结果。	R

ADC_SEQ2_DR2(0x364)

ADC_SEQ2_DR2BASE + 0x0364

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM5				DATA5												CH_NUM4				DATA4
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM5	第5次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA5	第5次转换的结果。	R
15:12	CH_NUM4	第4次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA4	第4次转换的结果。	R

ADC_SEQ2_DR3(0x368)

ADC_SEQ2_DR3BASE + 0x0368

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	CH_NUM7				DATA7												CH_NUM6				DATA6
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	CH_NUM7	第7次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
27:16	DATA7	第7次转换的结果。	R
15:12	CH_NUM6	第6次转换的通道编号，当ADC_SEQ2_CR.CH_NUM_EN=1时该变量有效。	R
11:0	DATA6	第6次转换的结果。	R