USER GUIDE / DISPLAY / DISPLAY CONTROLLER / REGISTER DESCRIPTION

寄存器描述

帧描述符地址

DC_FRM_CFG_ADDRBASE + 0x0000

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	FRM_CHAIN_ADDR
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	FRM_CHAIN_ADDR	这是在工作之前第一个描述符的地址，开始工作后，它是下一个描述符的地址，可通过软件进行描述符插入操作。注意：地址必须8字节对齐。 Frame descriptor control	RW

帧描述符控制

DC_FRM_CFG_CTRLBASE + 0x0004

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																															FRM_CFG_START
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:1	Reserved	写入无影响，读取为零。	R
0	FRM_CFG_START	帧描述符的DMA启动信号 Control configure	W

控制配置

DC_CTRLBASE + 0x2000

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																												GEN_STP_CMP	DES_CNT_RST	Reserved	QCK_STP_CMP
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:4	Reserved	写入无影响，读取为零。	R
3	GEN_STP_CMP	常规停止显示通道直通模式下停止后需要复位确保当前帧的完整性	W
2	DES_CNT_RST	复位FRM_DES,LAYx_DES 和RDMA_DES计数器	W
1	Reserved	写入无影响，读取为零。	W
0	QCK_STP_CMP	快速停止显示通道尽可能快的停止，帧的完整性不被保证 Status Register	W

控制器状态

DC_STBASE + 0x2004

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved														DISP_END	Reserved		CMP_START	Reserved			LAY0_END	Reserved	TFT_UNDR	Reserved	STOP_CMP_ACK	Reserved					WORKING
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:18	Reserved	写入无影响，读取为零。	R
17	DISP_END	一帧显示结束信号	R
16:15	Reserved	写入无影响，读取为零。	R
14	CMP_START	开始读一帧图层的信号	R
13:11	Reserved	写入无影响，读取为零。	R
10	LAY0_END	图层读结束信号	R
9	Reserved	写入无影响，读取为零。	R
8	TFT_UNDR	TFT进入under-run模式	R
7	Reserved	写入无影响，读取为零。	R
6	STOP_CMP_ACK	常规停止信号	R
5:1	Reserved	写入无影响，读取为零。	R
0	WORKING	控制器正在工作 Clear status Register	R

清除状态

DC_CSRBASE + 0x2008

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved														CLR_DISP_END	Reserved		CLR_CMP_START	Reserved			CLR_LAY0_END	Reserved	CLR_TFT_UNDR	Reserved	CLR_STP_CMP_ACK	Reserved
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:18	Reserved	写入无影响，读取为零。	R
17	CLR_DISP_END	清除DISP_END	W
16:15	Reserved	写入无影响，读取为零。	W
14	CLR_CMP_START	清除CMP_START	W
13:11	Reserved	写入无影响，读取为零。	W
10	CLR_LAY0_END	清除 LAY0_END	W
9	Reserved	写入无影响，读取为零。	W
8	CLR_TFT_UNDR	清除TFT_UNDR	W
7	Reserved	写入无影响，读取为零。	W
6	CLR_STP_CMP_ACK	清除STOP_CMP_ACK	W
5:0	Reserved	写入无影响，读取为零。 DPU INTC register	R

DPU 中断控制

DC_DPU_INTCBASE + 0x200c

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved														EOD_MSK	Reserved		SOC_MSK	Reserved			EOL0_MSK	Reserved	UOT_MSK	Reserved	SCA_MSK	Reserved
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:18	Reserved	写入无影响，读取为零。	R
17	EOD_MSK	DISP_END的屏蔽 1：产生中断 0：中断屏蔽	RW
16:15	Reserved	写入无影响，读取为零。	R
14	SOC_MSK	COMP_START的屏蔽 1：产生中断 0：中断屏蔽	RW
13:11	Reserved	写入无影响，读取为零。	R
10	EOL0_MSK	LAY0_END的屏蔽 1：产生中断 0：中断屏蔽	RW
9	Reserved	写入无影响，读取为零。	RW
8	UOT_MSK	TFT_UNDR的屏蔽 1：产生中断 0：中断屏蔽	RW
7	Reserved	写入无影响，读取为零。	R
6	SCA_MSK	STOP_CMP_ACK的屏蔽 1：产生中断 0：中断屏蔽	RW
5:0	Reserved	写入无影响，读取为零。 INT flag register	R

中断控制

DC_INTCBASE + 0x2010

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved														INT_EOD	Reserved		INT_SOC	Reserved			INT_EOL0	Reserved	INT_UOT	Reserved	INT_SCA	Reserved
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:18	Reserved	写入无影响，读取为零。	R
17	INT_EOD	DISP_END中断	R
16:15	Reserved	写入无影响，读取为零。	R
14	INT_SOC	CMP_START中断	R
13:11	Reserved	写入无影响，读取为零。	R
10	INT_EOL0	LAY0_END中断	R
9	Reserved	写入无影响，读取为零。	R
8	INT_UOT	TFT_UNDR中断	R
7	Reserved	写入无影响，读取为零。	R
6	INT_SCA	STOP_CMP_ACK中断	R
5:0	Reserved	写入无影响，读取为零。公共配置寄存器 12.1.6.2 Common configure register	R

公共配置

DC_COM_CONFIGBASE + 0x2014

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved															LAYER0_CLKGATE_EN	Reserved												BURST_LEN_BDMA		Reserved	DIR_EN
RST	0	0	0	0	0	0	0	0	1	1	0	0	1	1	1	1	0	0	0	0	0	0	1	0	1	0	1	1	1	0	0	0

位	名称	说明	RW
31:17	Reserved	写入无影响，读取为零。	R
16	LAYER0_CLKGATE_EN	时钟门控 GATE_EN 1：打开时钟门控 0：关闭时钟门控，但是其DMA仍然有时钟	RW
15:4	Reserved	写入无影响，读取为零。	R
3:2	BURST_LEN_BDMA	DMAburst的最大长度 BDMA 00：4 01：8 10：16(default) 11：32 NV12/NV21最大只支持16burst	RW
1	Reserved	写入无影响，读取为零。	R
0	DIR_EN	IPU直通使能 1：直通 0：非直通 PCFG_RD_CTRL register	RW

读通道 QoS 配置

DC_PCFG_RD_CTRLBASE + 0x2018

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																											comp_arqos_min_val		comp_arqos_val		comp_arqos_ctrl
RST	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1

位	名称	说明	RW
31:5	Reserved	写入无影响，读取为零。	R
4:3	comp_arqos_min_val	硬件生成的最小arqos值 00~11，复位值是01	RW
2:1	comp_arqos_val	Arqos值 00~11，复位值是 01	RW
0	comp_arqos_ctrl	是否使用软件设置的arqos值 0：由硬件生成 1：由软件指定 (默认) OFIFO's PCFG register	RW

OFIFO 优先级阈值配置 0

DC_OFIFO_PCFG0BASE + 0x2038

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved					Pcfg1									Reserved		Reserved					Pcfg0
RST	0	0	0	0	0	0	1	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	1	1	0	0

位	名称	说明	RW
31:27	Reserved	写入无影响，读取为零。	R
26:18	Pcfg1	阈值1：0~263，复位值是132	RW
15:11	Reserved	写入无影响，读取为零。	R
10:0	Pcfg0	阈值0：0~263，复位值是66	RW

OFIFO 优先级阈值配置 1

DC_OFIFO_PCFG1BASE + 0x203c

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																					Pcfg2
RST	0	0	0	0	0	0	1	1	0	0	0	1	1	0	0	0	0	0	0	0	0	1	0	0	1	0	1	0	0	1	0	0

位	名称	说明	RW
31:11	Reserved	写入无影响，读取为零。	R
10:0	Pcfg2	阈值2：0~263，复位值是198 3 个阈值将输出 FIFO 分割为 4 个空间。当剩余条目触发其中之一时，优先级将被硬件改变。而 3 个阈值的顺序必须是：pcfg2 ≥ pcfg1 ≥ pcfg0。优先级别（arqos）优先级别空间 11 空 ~ 阈值0 10 阈值0~ 阈值1 01 阈值1~ 阈值2 00 阈值2~ 满	RW

帧配置描述符

DC_FRM_DESBASE + 0x2100

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	FRM_DES
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	FRM_DES	按顺序读取帧配置描述符，一次一个。当写入DES_CNT_RST时，计数器将重置。图层配置描述符寄存器	R

图层配置描述符

DC_LAY0_DESBASE + 0x2104

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	LAY0_DES
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	LAY0_DES	按顺序读取图层配置描述符，一次一个。当写入DES_CNT_RST时，计数器将重置。直通图层配置寄存器 12.1.6.4 DIR_FRM_SIZE	R

直通模式帧尺寸

DIR_FRM_SIZEBASE + 0x2118

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				V_SIZE												Reserved				H_SIZE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:16	V_SIZE	每帧的行号	RW
15:12	Reserved	写入无影响，读取为零。	R
11:0	H_SIZE	每行的像素编号 DIR_LAY_SIZE	RW

直通模式图层尺寸

DIR_LAY_SIZEBASE + 0x211c

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				V_SIZE												Reserved				H_SIZE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:16	V_SIZE	图层的高度	RW
15:12	Reserved	写入无影响，读取为零。	R
11:0	H_SIZE	图层的宽度 DIR_LAY_POS	RW

直通模式图层位置

DIR_LAY_POSBASE + 0x2120

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				Y_POS												Reserved				X_POS
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:16	Y_POS	图层在帧左上角的Y位置。	RW
15:12	Reserved	写入无影响，读取为零。	R
11:0	X_POS	图层在帧左上角的X位置。 Soft reset register	RW

软复位

DC_SOFT_RESETBASE + 0x2124

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																															Soft_reset
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

位	名称	说明	RW
31:1	Reserved	写入无影响，读取为零。	R
0	Soft_reset	软复位寄存器默认为1 写0开始软复位硬件自清软复位状态 Soft reset flag register	W

软复位标志

DC_SOFT_RESET_FLAGBASE + 0x2128

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																															Soft_reset_flag
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:1	Reserved	写入无影响，读取为零。	R
0	Soft_reset_flag	软复位flag信号默认0 软复位后置1 软件写0清除 Reg cfg end register	RW

寄存器配置完成标志

DC_REG_CFG_ENDBASE + 0x2224

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																															Reg_cfg_end
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:1	Reserved	写入无影响，读取为零。	R
0	Reg_cfg_end	寄存器配置完成flag 所有寄存器配置完成后写1 只在直通模式有用软件定位寄存器 12.1.6.5 图层当前像素位置寄存器	RW

图层当前像素位置

DC_LAY0_SITEBASE + 0x3100

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	LAY0_SITE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	LAY0_SITE	读取在DDR中图层当前像素所在的位置。	R

CSC 乘法系数 Y/RV

LCDC_TINY_CSC_MULT_YRVBASE + 0x3200

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved						CSC_MULT_RV										Reserved					CSC_MULT_Y
RST	0	0	0	0	0	1	1	0	0	1	1	0	0	0	1	0	0	0	0	0	0	1	0	0	1	0	1	0	1	0	0	0

位	名称	说明	RW
31:26	Reserved	写入无影响，读取为零。	R
26:16	CSC_MULT_RV	RV的CSC乘法系数注：参考值模式0：CSC_MULT_RV=0x48f 模式1：CSC_MULT_RV=0x662 (默认值) 模式2：CSC_MULT_RV=0x59c 模式3：CSC_MULT_RV=0x57c	RW
15:11	Reserved	写入无影响，读取为零。	R
10:0	CSC_MULT_Y	Y的CSC乘法系数注：参考值模式0：CSC_MULT_Y= 0x400 模式1：CSC_MULT_Y= 0x4a8 (默认值) 模式2：CSC_MULT_Y= 0x400 模式3：CSC_MULT_Y= 0x47c CscMultGuGv	RW

CSC 乘法系数 GU/GV

LCDC_TINY_CSC_MULT_GUGVBASE + 0x3204

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved						CSC_MULT_GV										Reserved							CSC_MULT_GU
RST	0	0	0	0	0	0	1	1	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	1	1	0	0	1	0	0	0	0

位	名称	说明	RW
31:26	Reserved	写入无影响，读取为零。	R
25:16	CSC_MULT_GV	GV的CSC乘法系数注：参考值模式 0：CSC_MULT_GV =0x253 模式 1：CSC_MULT_GV =0x341 (默认值) 模式 2：CSC_MULT_GV =0x2db 模式 3：CSC_MULT_GV =0x2cb	RW
15:9	Reserved	写入无影响，读取为零。	R
8:0	CSC_MULT_GU	GU的CSC乘法系数注：参考值模式 0：CSC_MULT_GU =0x193 模式 1：CSC_MULT_GU =0x190(默认值) 模式 2：CSC_MULT_GU =0x160 模式 3：CSC_MULT_GU =0x15a CscMultBu	RW

CSC 乘法系数 BU

LCDC_TINY_CSC_MULT_BUBASE + 0x3208

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																				CSC_MULT_BU
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1	0	0	1	0

位	名称	说明	RW
31:12	Reserved	写入无影响，读取为零。	R
11:0	CSC_MULT_BU	BU的CSC乘法系数注：参考值模式0：CSC_MULT_BU = 0x820 模式1：CSC_MULT_BU = 0x812(默认值) 模式2：CSC_MULT_BU = 0x717 模式3：CSC_MULT_BU = 0x6ee CscSubYUV	RW

CSC 减法系数 Y/UV

LCDC_TINY_CSC_SUB_YUVBASE + 0x320c

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved								CSC_SUB_UV								Reserved											CSC_SUB_Y
RST	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	Reserved	写入无影响，读取为零。	R
23:16	CSC_SUB_UV	UV的CSC减法系数注：参考值模式0：CSC_SUB_UV =0x0 模式1：CSC_SUB_UV =0x80(默认值) 模式2：CSC_SUB_UV =0x80 模式3：CSC_SUB_UV =0x80	RW
15:5	Reserved	写入无影响，读取为零。	R
4:0	CSC_SUB_Y	Y的CSC减法系数注：参考值模式0：CSC_SUB_Y=0x0 模式1：CSC_SUB_Y=0x0(默认) 模式2：CSC_SUB_Y=0x0 模式3：CSC_SUB_Y=0x0 显示接口配置 12.1.7 12.1.7.1 Common	RW

显示接口公共配置

DISP_COMBASE + 0x8000

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved										DP_DITHER_DW						Reserved								DITHER_CLKGATE_EN	SLCD_CLKGATE_EN	TFT_CLKGATE_EN	DP_DITHER_EN	Reserved	DP_IF_SEL
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	0	0	0	0

位	名称	说明	RW
31:22	Reserved	写入无影响，读取为零。	R
21:16	DP_DITHER_DW	仿色移位 0：降低0bit(默认) 1：降低2bit 2：降低3bit 3：降低4bit [17:16]：配置蓝色 [19:18]：配置绿色 [21:20]：配置红色当源像素为 RGB888，输出为 RGB666/565 时，该值应为 010101/100110。	RW
15:8	Reserved	写入无影响，读取为零。	R
7	DITHER_CLKGATE_EN	仿色移位时钟门控 1：打开时钟门控 0：关闭时钟门控，仿色移位始终有时钟	RW
6	SLCD_CLKGATE_EN	SLCD 时钟门控 1：打开时钟门控 0：关闭时钟门控，SLCD始终有时钟	RW
5	TFT_CLKGATE_EN	TFT 时钟门控 1：打开时钟门控 0：关闭时钟门控，SLCD始终有时钟	RW
4	DP_DITHER_EN	仿色使能 0：仿色关闭(默认) 1：仿色打开注意：如果源数据不是888类型的，仿色需要被关闭。	RW
3	Reserved	写入无影响，读取为零。	R
2:0	DP_IF_SEL	显示接口选择 0：不显示(默认) 1：TFT 2：SLCD 3：SLCD_MIPI 4：LVDS（模块内部支持，但是顶层未集成） 12.1.7.2 TFT TIMING_HSYNC	RW

TFT 水平同步时序

TFT_TIMING_HSYNCBASE + 0x9000

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				HPS												Reserved				HPE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:16	HPS	HSYNC 脉冲起始点 (基于点时钟周期) 不能为0	RW
15:12	Reserved	写入无影响，读取为零。	R
11:0	HPE	HSYNC脉冲终点 (基于点时钟周期) 不能为0 TIMING_VSYNC	RW

TFT 垂直同步时序

TFT_TIMING_VSYNCBASE + 0x9004

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				VPS												Reserved				VPE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:16	VPS	VSYNC脉冲起始点 (基于点时钟周期) 不能为0	RW
15:12	Reserved	写入无影响，读取为零。	R
11:0	VPE	VSYNC脉冲终点 (基于点时钟周期) 不能为0 TIMING_HDE	RW

TFT 水平显示区域

TFT_TIMING_HDEBASE + 0x9008

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved			Reserved	HDS												Reserved			Reserved	HDE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:29	Reserved	写入无影响，读取为零。	R
27:16	HDS	水平显示区域起始点(基于点时钟)，同时也是水平方向上DE脉冲的起始点。它表示水平后沿的终点。	RW
15:13	Reserved	写入无影响，读取为零。	R
11:0	HDE	水平显示区域终点(基于点时钟)，同时也是水平方向上DE脉冲的终点。它表示水平前沿的终点。 TIMING_VDE	RW

TFT 垂直显示区域

TFT_TIMING_VDEBASE + 0x900c

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				VDS												Reserved				VDE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:16	VDS	垂直显示区域起始点(基于点时钟)，同时也是垂直方向上DE脉冲的起始点，它表示垂直后沿的终点。	RW
15:12	Reserved	写入无影响，读取为零。	R
11:0	VDE	垂直显示区域终点(基于点时钟)，同时也是垂直方向上DE脉冲的终点，它表示垂直前沿的起点。 TRANS_CONFIG	RW

TFT 传输配置

TFT_TRAN_CFGBASE + 0x9010

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved														COLOR_ODD		Reserved					PIX_CLK_INV	DE_DL	HSYNC_DL	VSYNC_DL	Reserved				MODE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:18	Reserved	写入无影响，读取为零。	R
21:19	COLOR_EVEN	偶数行（2,4,6…）输出色彩序列的模式 000：RGB→RGB 001：RGB→RBG 010：RGB→BGR 011：RGB→BRG 100：RGB→GBR 101：RGB→GRB	RW
18:16	COLOR_ODD	奇数行（1，3，5）输出色彩序列的模式 000：RGB→RGB 001：RGB→RBG 010：RGB→BGR 011：RGB→BRG 100：RGB→GBR 101：RGB→GRB	RW
15:11	Reserved	写入无影响，读取为零。	R
10	PIX_CLK_INV	反转DOT_CLK的极性	RW
9	DE_DL	DE的默认电平(无效电平)	RW
8	HSYNC_DL	HSYNC的默认电平(无效电平)	RW
7	VSYNC_DL	VSYNC的默认电平 (无效电平)	RW
6:3	Reserved	写入无影响，读取为零。	R
2:0	MODE	000：888 并行模式 001：666并行模式 010：565 并行模式 100：8bits 不带dummy的串行模式(RGB) 101：8bits 带dummy的串行模式(RGBD) STATUS	RW

TFT 状态

TFT_STBASE + 0x9014

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																														WORKING	UNDER
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:2	Reserved	写入无影响，读取为零。	R
1	WORKING	0：TFT 不工作 1：TFT正在工作	R
0	UNDER	指示控制器跳转到恢复状态，并传输一帧0数据至面板 0：TFT处于工作状态 1：TFT处于UNDER模式 12.1.7.3 SLCD(Smart LCD) SLCD_CONFIG	R

SLCD 面板配置

SLCD_PANEL_CFGBASE + 0xa000

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				Reserved	FMT_EN	DBI_TYPE			Reserved		TE_ANTI_JIT	TE_MD	TE_SWITCH	Reserved	Reserved	Reserved				CS_DP	Reserved	DC_MD	WR_MD	TE_SWITCH_MIPI	TE_DP	DWIDTH			CWIDTH
RST	0	0	0	0	0	0	0	1	0	1	0	1	0	1	0	0	0	0	0	0	1	1	0	1	0	0	1	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27	Reserved	默认0	RW
26	FMT_EN	REG_IF的像素数据是否需要转换 0：不需要转换(默认值) 1：需要转换	RW
25:23	DBI_TYPE	001：typeA(6800) 010：typeB(8080)(default) 100：typeC(SPI-3line) 101：typeC(SPI-4line) 其他：保留 22:21 PIX_FMT 输出格式 00：565 (typeA/B、typeC) 01：666 (typeA/B) 01：444 (typeC) 10：888 (typeA/B、typeC)(default) 注意： typeA/B 当DWIDTH=8bits，这里只有565 和 888格式；当DWIDTH=9bits，只有666 格式；当DWIDTH=16bits，只有565 格式；当DWIDTH=18bits，只有666格式；当DWIDTH=24bits，这里只有888格式； typeC：有444、565、888（对于888，每个字节的高6bit对于lcd屏幕都是有效的，所以lcd屏幕的格式是666）	RW
20	TE_ANTI_JIT	防抖TE 0：具有一个pixel clk 周期的TE采样(default) 1：用三个pixelclk周期的TE采样进行防抖	RW
19	TE_MD	TE的有效沿 0：前沿(默认) 1：后沿	RW
18	TE_SWITCH	0：不等待TE，在SLCD_START之后发送pix_data 1：等待TE,然后发送命令或数据(默认)	RW
17	Reserved	默认0，不能写1 16 CS_EN CS 控制使能 0：CS 引脚由 GPIO 控制（默认值） RW 1：CS 引脚由 SLCD 控制。	RW
15:12	Reserved	Writinghas noeffect,read as zero.	R
11	CS_DP	CS 默认极性 0：默认极性为低 1：默认极性为高（1：也可被当作AXI的bready信号直接给到DPU（默认）如果设置为0，AXI的bready会先进入fifo再给到DPU）	RW
10	Reserved	默认0	RW
9	DC_MD	DC 的定义。 0：命令 DC = 低电平，数据 DC= 高电平（默认值） 1：命令 DC = 高电平，数据 DC= 低电平	RW
8	WR_MD	WR 的定义 0：上升沿驱动（驱动电平为高电平）下降沿采样（采样电平为低） 1：下降沿驱动（驱动电平为低电平）上升沿采样（采样电平为高）（默认）注意：TypeC时，SPI_CLK为WR管脚	RW
7	TE_SWITCH_MIPI	0：不等待TE，在SLCD_START之后发送pix_data PI 1：等待TE,然后发送命令或数据.(默认)	RW
6	TE_DP	TE 的默认极性 0：默认（无效）电平为低电平（默认值） 1：默认（无效）电平为高电平	RW
5:3	DWIDTH	typeA/B下的面板数据宽度. 000：8bits(typeA/B) 001：9bits(typeA/B) 010：16bits(typeA/B) 注意：使用slcd时必须配置此项注意：当typeC时，DWIDTH没有用	RW
2:0	CWIDTH	面板命令及其参数的宽度 000：8bits(typeA/B) (默认) 001：9bits(typeA/B) 010：16bits(typeA/B) 011：18bits(typeA/B) 100：24bits(typeA/B) 注意：TypeC时， CWIDTH没有用，但是只有8bits的命令是可以被支持的。 1.在配置阶段，保持CS无效 2.在DMA模式，像素数据将会被格式化，不受FMT_EN的控制。在寄存器模式，命令和参数将不会被格式化，不受FMT_EN的控制。在寄存器模式，像素数据受FMT_EN的控制（0:SLCD直接输出REG_IF 内容的低8/16/18bit。1：SLCD对REG_IF的内容做转换） 3.当使用 REG_IF 发送命令时，输出命令仅由 CWIDTH 决定。如果 CWIDTH 为 8 位，则只有 REG_IF 的低 8 位内容有用，其他位将丢失；如果 CWIDTH 为 9 位，则只有 REG_IF 的低 9 位内容有用，其他位将丢失；以此类推。 SLCD_WR_DUTY	RW

SLCD 写占空比

SLCD_WR_DUTYBASE + 0xa004

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	DSTIME								DDTIME								CSTIME								CDTIME
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	DSTIME	WR 发送像素或参数时的采样电平周期	RW
23:16	DDTIME	WR 发送像素或参数时的驱动电平周期	RW
15:8	CSTIME	WR 发送命令时的采样电平周期	RW
7:0	CDTIME	WR 发送命令时的驱动电平周期该说明基于 8080（MIPI DBITypeB）和 SPI（MIPI DBITypeC）模式，与 6800（MIPIDBITypeA）模式相反。实际周期为 n+1。 SLCD_TIMING	RW

SLCD 时序

SLCD_TIMINGBASE + 0xa008

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	TCH								TCS								TAH								TAS
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:24	TCH	CS保持时间	RW
23:16	TCS	CS设置时间	RW
15:8	TAH	地址保持时间	RW
7:0	TAS	地址设置时间注：TAS、TCS、TCH 可用于并行和串行模式，而 TAH 仅用于串行模式，实际周期为 n+1。 SLCD_FRM_SIZE	RW

SLCD 帧尺寸

SLCD_FRM_SIZEBASE + 0xa00c

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				V_SIZE												Reserved				H_SIZE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:16	V_SIZE	每帧的行号	RW
15:12	Reserved	写入无影响，读取为零。	R
11:0	H_SIZE	每行的像素编号 SLCD_SLOW_TIME	RW

SLCD 慢速时间

SLCD_SLOW_TIMEBASE + 0xa010

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																SLOW_TIME
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15:0	SLOW_TIME	如果使用SLCD等待 TE 的相对边沿的功能，则 SLCD将等待 SLOW_TIME 的 pixclk 周期，然后才开始刷新数据注意：当DP_IF_SEL==SLCD_MIPI 时，SLOW_TIME必须为0 SLCD_REG_IF	WR

SLCD 寄存器操作接口

SLCD_REG_IFBASE + 0xa014

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	FLAG		CMD_END	Reserved					content
RST	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:30	FLAG	它用于决定 DATA/CMD/PARAMETER 的含义。 00：像素数据 01：参数 1x：命令（默认）	RW
29	CMD_END	表示这是最后一个内容，硬件将关闭CS	RW
28:24	Reserved	写入无影响，读取为零。	R
23:0	content	传输内容注意：使用 reg_if 传输时，下一条命令（包括其参数）或 pix_data 必须等待 BUSY 为 0。使用 SLCD_REG_IF 发送像素时不会出现 frm_end。 SLCD_STATUS	RW

SLCD 状态

SLCD_STBASE + 0xa018

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																															BUSY
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:1	Reserved	写入无影响，读取为零。	R
0	BUSY	指示 SLCDDBI 接口控制器是否工作。 0：空闲 1：忙 SLCD_REG_CTRL	R

SLCD 寄存器操作控制

SLCD_REG_CTRLBASE + 0xa01c

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																															RESET_3LINE
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:1	Reserved	写入无影响，读取为零。	R
0	RESET_3LINE	当通过SLCD_REG_IF发送帧时，写1来重置内部计数器，在每帧之前。	W