前往官网 
发布
USER GUIDE / CLOCK AND POWER / CLOCK / REGISTER DESCRIPTION
寄存器描述
时钟控制 0 寄存器
时钟控制寄存器 (Clock Control Register，CPCCR) 是一个 32 位读/写寄存器，用于控制 CCLK、H1CLK、H2CLK 和 PCLK 的分频比。任何一次复位都会将其初始化为 0x55000000，只能进行字访问。
CPCCRBASE + 0x00
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SEL_SRC | SCLK_A 时钟源选择，支持无毛刺切换。 00：无时钟输出 01：EXCLK（默认） 10：APLL | RW |
| 29:28 | SEL_CPLL | CPU模块时钟源选择，支持无毛刺切换。 00：无时钟输出 01：SCLK_A （默认） 10：MPLL | RW |
| 27:26 | SEL_H1PLL | AHB1模块时钟源选择，支持无毛刺切换。 00：无时钟输出 01：SCLK_A（默认） 10：MPLL | RW |
| 25:24 | SEL_H2PLL | AHB2和APB模块时钟源选择，支持无毛刺切换。 00：无时钟输出 01：SCLK_A（默认） 10：MPLL | RW |
| 23 | Reserved | 写入无影响，读取为零。 | R |
| 22 | CE_CPU | CPU 模块分频器中 CDIV、L2CDIV 参数变更使能控制位。如果 CE_CPU=1，则分频器根据写入的参数进行频率变更动作。如果 CE_CPU=0，则分频器不会进行频率变更动作，即便是更新了分频参数。 | RW |
| 21 | CE_AHB1 | AHB1 模块分频器中 H1DIV 参数变更使能控制位。如果 CE_AHB1=1，则分频器根据写入的参数进行频率变更动作。如果 CE_AHB1=0，则分频器不会进行频率变更动作，即便是更新了分频参数。 | RW |
| 20 | CE_AHB2 | AHB2 模块分频器中 PDIV、H2DIV 参数变更使能控制位。如果 CE_AHB2=1，则分频器根据写入的参数进行频率变更动作。如果 CE_AHB2=0，则分频器不会进行频率变更动作，即便是更新了分频参数。 | RW |
| 19:16 | PDIV | APB总线 PCLK时钟的分频比。 Bit 19~16: PDIV说明0000X10001X1/20010X1/30011X1/40100X1/50101X1/60110X1/70111X1/81000X1/91001X1/101010X1/111011X1/121100X1/131101X1/141110X1/151111X1/16 | RW |
| 15:12 | H2DIV | AHB2总线 H2CLK时钟的分频系数。 Bit 15~12: H2DIV说明0000X10001X1/20010X1/30011X1/40100X1/50101X1/60110X1/70111X1/81000X1/91001X1/101010X1/111011X1/121100X1/131101X1/141110X1/151111X1/16 | RW |
| 11:8 | H1DIV | AHB1总线H1CLK时钟的分频系数。 Bit11~8: H1DIV说明0000X10001X1/20010X1/30011X1/40100X1/50101X1/60110X1/70111X1/81000X1/91001X1/101010X1/111011X1/121100X1/131101X1/141110X1/151111X1/16 | RW |
| 7:4 | L2CDIV | L2CACHE模块HHCLK时钟的分频系数。 Bit 7~4: L2CDIV说明0000X10001X1/20010X1/30011X1/40100X1/50101X1/60110X1/70111X1/81000X1/91001X1/101010X1/111011X1/121100X1/131101X1/141110X1/151111X1/16 | RW |
| 3:0 | CDIV | CPU模块CCLK的分频系数。 Bit 3~0: CDIV说明0000X10001X1/20010X1/30011X1/40100X1/50101X1/60110X1/70111X1/81000X1/91001X1/101010X1/111011X1/121100X1/131101X1/141110X1/151111X1/16 | RW |
注1：对于PDIV和AHB2DIV，AHB2的时钟频率必须1倍或者2倍于PDIV的时钟频率。对于L2CDIV和CDIV，CPU的时钟频率必须1,2,3,4倍于L2CACHE的时钟频率。
注2：复位之后，H1DIV和CE_AHB1将会为0，ahb1和apb0的时钟频率比将会为1:1，但是如果复位后一旦置位过CE_AHB1并且改变了H1DIV的值，那么ahb1和apb0的时钟频率比将会固定为2:1，具体时钟频率则由配置的分频系数确定。
注 1：对于 PDIV 和 AHB2DIV，AHB2 的时钟频率必须为 PDIV 时钟频率的 1 倍或 2 倍。对于 L2CDIV 和 CDIV，CPU 的时钟频率必须为 L2CACHE 时钟频率的 1、2、3 或 4 倍。
注 2：复位之后，H1DIV 和 CE_AHB1 将会为 0，AHB1 和 APB0 的时钟频率比将会为 1:1。但是，如果复位后一旦置位过 CE_AHB1 并且改变了 H1DIV 的值，那么 AHB1 和 APB0 的时钟频率比将会固定为 2:1，具体时钟频率由配置的分频系数确定。
时钟控制 1 寄存器
时钟控制 1 寄存器 (Clock Control Register1，CPCCR1) 是一个 32 位读/写寄存器，用于控制 V0CLK、HMCLK 和 PMCLK 的分频比。任何一次复位都会将其初始化为 0x40000200，只能进行字访问。
CPCCR1BASE + 0x2C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SEL_V0 | V0模块时钟源选择，支持无毛刺切换。 00：无时钟输出 01：SCLK_A （默认） 10：MPLL | RW |
| 29 | CE_V0 | V0配置变更使能。如果 CE_V0 为 1，写入 V0CDR 将立即启动频率变化序列。如果 CE_V0 为 0，则对 V0CDR 的写入不会产生任何影响。 | RW |
| 28 | V0_STOP | 当 V0_STOP 为 1 且 CE_V0 为 1 时，V0 时钟将停止。当 V0_STOP 为 0 且 CE_V0 为 1 时，V0 时钟将继续运行。软件应等到 V0_BUSY==0 时再开始频率变化。V0_STOP 优先于 V0_CDR。 | RW |
| 27：24 | V0CDR | V0时钟分频系数，对V0选中的时钟源进行分频后提供给V0模块，支持0~16，实际分频系数=V0CDR + 1。 | RW |
| 23：11 | Reserved | 写入无影响，读取为零。 | R |
| 10:9 | SEL_HMPLL | AHB_MCU和APB_MCU模块时钟源选择，支持无毛刺切换。 00：无时钟输出 01：SCLK_A（默认） 10：MPLL | RW |
| 8 | CE_AHBM | AHBM 总线分频器中PMDIV、HMDIV参数变更使能控制位。如果 CE_AHBM=1，则分频器根据写入的参数进行频率变更动作。如果 CE_AHBM=0，则分频器不会进行频率变更动作，即便是更新了分频参数。 | RW |
| 7:4 | PMDIV | AHB_MCU和APB_MCU总线PMCLK时钟的分频系数。 Bit 7~4: PMDIV说明0000X10001X1/20010X1/30011X1/40100X1/50101X1/60110X1/70111X1/81000X1/91001X1/101010X1/111011X1/121100X1/131101X1/141110X1/151111X1/16 | RW |
| 3:0 | Reserved | 写入无影响，读取为零。 | R |
PLL 控制寄存器
PLL 控制寄存器（CPPCR）是一个 32 位读/写寄存器，用于控制 PLL 的某些控制位和稳定时间。任意复位后初始值为 0x00000020，只能对 CPPCR 进行字访问，它用于控制所有 PLL。
CPPCRBASE + 0x0C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31 | ADAC_PD | 在 FRAC 模式下开启噪声消除 DAC 0：DAC 启用（默认模式） 1：DAC 未激活（仅用于测试模式） | RW |
| 30 | APLL_BP | APLL 旁路模式： 0：不旁路 1：旁路模式 | RW |
| 29 | MDAC_PD | FRAC 模式下的电源噪声消除 DAC 0：DAC 激活（默认模式） 1：DAC 未激活（仅用于测试模式） | RW |
| 28 | MPLL_BP | MPLL 旁路模式： 0：不旁路 1：旁路模式 | RW |
| 27:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | PLLST | 当PLL状态由关闭更新为打开状态时所等待的稳定RTCLK周期数。初始化为 H'20，用于控制所有 PLL。 | RW |
APLL 控制寄存器
APLL 控制寄存器（CPAPCR）是一个 32 位可读可写寄存器，它控制 PLL 的变频和开关。任意复位后初始值为 0x01004980，CPAPCR 只能进行字访问。
CPAPCRBASE + 0x10
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:20 | APLLM | APLL反馈分频器分频系数整数部分 | RW |
| 19:14 | APLLN | APLL参考时钟分频器分频系数 | RW |
| 13:11 | APLLOD1 | APLLVCO后分频器1分频系数 | RW |
| 10:8 | APLLOD2 | APLLVCO后分频器 2分频系数分频器1的分频系数最好是大于分频器2的系数，两者相等也可以接受，但是分频器1的分频系数不能小于分频器2的分频系数。 | RW |
| 7 | A_DSMPD | Delta-Sigma调制器电源控制，小数分频时才会用到。 0：DSM 上电 1：DSM 断电 | RW |
| 6 | A_PHASEPD | PLL备用的4个相位输出时钟生成器电源控制，硬件没用到这 4个相位的时钟，保持断电即可。 0：上电 1：断电 | RW |
| 5 | A_POSTDIVPD | PLLVCO后分频器电源控制。 0：上电 1：断电 | R |
| 4 | A_VCOPD | VCO 输出电源控制。 0：上电 1：断电 | RW |
| 3 | APLL_ON | PLLEN打开并经过CPPCR.PLLST个RTCLK周期后PLL_ON 被硬件置1，表示已稳定，PLLST可软件配置。 0：PLL 关闭或不稳定 1：PLL 开启且稳定 | R |
| 2 | ALOCK | PLL输出频率锁定标志，表示PLL配置更新后时钟已经稳定，跟APLL_ON作用类似，只是LOCK信号是由PLL本身发出，而PLL_ON是预留的可软件配置的标志。 1：PLL输出已稳定 0：PLL输出未稳定 | R |
| 1 | Reserved | 写入无影响，读取为零。 | R |
| 0 | APLLEN | APLL 启用。APLLEN 设置为 1 时，APLL 开始锁相。APLL 稳定后，ALOCK位被置1。 | RW |
MPLL 控制寄存器
MPLL 控制寄存器（CPMPCR）是一个 32 位可读可写寄存器，它控制 PLL 的变频和开关。任意复位后初始值为 0x010049C0，CPMPCR 只能进行字访问。
CPMPCRBASE + 0x14
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:20 | MPLLM | MPLL反馈分频器分频系数整数部分 | RW |
| 19:14 | MPLLN | MPLL参考时钟分频器分频系数 | RW |
| 13:11 | MPLLOD1 | MPLLVCO后分频器1分频系数 | RW |
| 10:8 | MPLLOD0 | MPLLVCO后分频器 2分频系数分频器1的分频系数最好是大于分频器2的系数，两者相等也可以接受，但是分频器1的分频系数不能小于分频器2的分频系数。 | RW |
| 7 | M_DSMPD | Delta-Sigma调制器电源控制，小数分频时才会用到。 0：DSM 上电 1：DSM 断电 | RW |
| 6 | M_PHASEPD | PLL备用的4个相位输出时钟生成器电源控制，硬件没用到这4个相位的时钟，保持断电即可。 0：上电 1：断电 | RW |
| 5 | M_POSTDIVPD | PLLVCO后分频器电源控制。 0：上电 1：断电 | R |
| 4 | M_VCOPD | VCO 输出电源控制。 0：上电 1：断电 | RW |
| 3 | MPLL_ON | PLLEN打开并经过CPPCR.PLLST个RTCLK周期后PLL_ON被硬件置1，表示已稳定，PLLST可软件配置。 0：PLL 关闭或不稳定 1：PLL 开启且稳定 | R |
| 2 | MLOCK | PLL输出频率锁定标志，表示PLL配置更新后时钟已经稳定，跟 MPLL_ON作用类似，只是LOCK信号是由PLL本身发出，而PLL_ON 是预留的可软件配置的标志。 1：PLL输出已稳定 0：PLL输出未稳定 | R |
| 1 | Reserved | 写入无影响，读取为零。 | R |
| 0 | MPLLEN | MPLL 启用。MPLLEN 设置为 1 时，MPLL 开始锁相。MPLL稳定后，MLOCK位被置1。 | RW |
APLL FRAC 寄存器
APLL FRAC 寄存器（CPAPACR）是一个 32 位读/写寄存器，用于控制 PLL 的小数分频。任意复位后初始值为 0x00000000，CPAPACR 只能进行字访问。
CPAPACRBASE + 0x18
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:24 | Reserved | 写入无影响，读取为零。 | R |
| 23:0 | FRAC | Delta-Sigma调制器反馈分频系数的小数部分，与整数部分的总分频系数为（FBDIV +FRAC/224）。 | RW |
MPLL FRAC 寄存器
MPLL FRAC 寄存器（CPMPACR）是一个 32 位读/写寄存器，用于控制 PLL 的小数分频。任意复位后初始值为 0x00000000，CPMPACR 只能进行字访问。
CPMPACRBASE + 0x1C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:24 | Reserved | 写入无影响，读取为零。 | R |
| 23:0 | FRAC | Delta-Sigma调制器反馈分频系数的小数部分，与整数部分的总分频系数为（FBDIV+ FRAC/224）。 | RW |
PSRAM 时钟分频寄存器
PSRAM 时钟分频器寄存器（PSRAMCDR）是一个 32 位读/写寄存器，用于配置 PSRAM 时钟的分频器。任意复位后初始值为 0x00000000，PSRAMCDR 仅可字读写。
PSRAMCDRBASE + 0x30
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | PSRAMCS | PSRAM 时钟源选择，不支持无毛刺切换，因此必须在关闭时钟的前提下进行时钟源切换，以防止毛刺对模块的影响。 00：PSRAM 时钟源为 SCLK_A 01：PSRAM 时钟源为 MPLL | RW |
| 29 | CE_PSRAM | PSRAM 配置变更使能。如果 CE_PSRAM 为 1，写入 PSRAMCDR 将立即启动频率变化序列。如果 CE_PSRAM 为 0，则对 PSRAMCDR 的写入不会产生任何影响。 | RW |
| 28 | PSRAM_BUSY | 该位仅为就绪位。它表示频率更改是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 PSRAM_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | PSRAM_STOP | 当 PSRAM_STOP 为 1 且 CE_PSRAM 为 1 时，PSRAM 时钟将停止。当 PSRAM_STOP 为 0 且 CE_PSRAM 为 1 时，PSRAM 时钟将继续运行。软件应等到 PSRAM_BUSY== 0 时再开始频率变化。PSRAM_STOP 优先于 PSRAMCDR。 | RW |
| 26:4 | Reserved | 写入无影响，读取为零。 | R |
| 3:0 | PSRAMCDR | PSRAM 时钟分频系数，对PSRAMCS选中的时钟源进行分频后提供给PSRAM模块，支持0~16，实际分频系数=PSRAMCDR + 1。 | RW |
CPM 便签寄存器
CPM 便签寄存器（CPM Scratch Pad Register，CPSPR）是一个 32 位读/写寄存器，上电无明确复位值，且不受任何复位的影响，仅可在保护寄存器 CPSPPR=0x00005a5a 时写入，允许软件保存关键数据。
CPSPRBASE + 0x34
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:0 | CPPSR | CPM 便签寄存器数据，可由软件保存关键数据。 | RW |
CPM 便签保护寄存器
CPM 便签保护寄存器（CPM Scratch Pad Protected Register，CPSPPR）用于 CPSPR 的写保护，复位值为 0x0000a5a5。只有当该寄存器为 0x00005a5a 时，软件可以写入 CPSPR，否则不能写入。
CPSPPRBASE + 0x38
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:16 | Reserved | 写入无影响，读取为零。 | R |
| 15:0 | CPSPPR | 该值仅 =0x00005a5a，软件可以写入 CPSPR。 | RW |
USB 参数控制寄存器
USBPCR 是一个 32 位读/写寄存器，用于控制 USB PHY 的某些功能。该寄存器的复位默认值是 0x409919b8，只能进行字访问。
USBPCRBASE + 0x3C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:23 | Reserved | 写入无影响，读取为复位值。 | R |
| 22 | POR | USBPHY上电复位的软复位寄存器，该寄存器与片上全局复位都可以复位USBPHY。 1：复位 0：不复位 | RW |
| 21:0 | Reserved | 写入无影响，读取为复位值。 | R |
USB 复位检测定时器寄存器
USBRDT 是一个 32 位读/写寄存器，该寄存器的复位默认值是 0x00000004，只能进行字访问。
USBRDTBASE + 0x40
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:28 | Reserved | 写入无影响，读取为零。 | R |
| 27 | UTMI_RST | USB PHY UTMI信号复位。 0：复位 1：不复位 | RW |
| 26:2 | Reserved | 写入无影响，读取为默认值。 | R |
| 1 | IDDIG_EN | 1：该位启用控制 iddig 引脚等于 IDDIG_REG。 0：在 OTG 模式下，该位使能控制的 iddig 引脚等于 phy 的 utmi_iddig。 | RW |
| 0 | IDDIG_REG | IDDIG_EN =1 时，该位启用。 1：Mini-B 0：Mini-A | RW |
USB 参数控制寄存器 1
USBPCR1 是一个 32 位读/写寄存器，允许软件控制 USB PHY 的某些功能。该寄存器的复位默认值是 0x8a800090，只能进行字访问。
USBPCR1BASE + 0x48
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | Reserved | 写入无影响，读取为默认值。 | R |
| 29 | DPPD_EN | USB控制器dp_pulldown使能信号。 0：控制器dp_pulldown信号无效，PHYD+上的下拉电阻被禁用。 1：控制器dp_pulldown信号有效，控制器控制下拉电阻是否使用。注：该位对用于 uhc。 | RW |
| 28 | DMPD_EN | USB控制器dm_pulldown使能信号。 0：控制器dm_pulldown信号无效，PHYD-上的下拉电阻被禁用。 1：控制器dm_pulldown信号有效，控制器控制下拉电阻是否使用。注：该位对用于 uhc。 | RW |
| 27:0 | Reserved | 写入无影响，读取为默认值。 | R |
RSA 时钟分频寄存器
RSA 时钟分频器寄存器 (RSACDR) 是一个 32 位读/写寄存器，用于配置 RSA 时钟的分频器。该寄存器的复位默认值是 0x00000000，只能进行字访问。
RSACDRBASE + 0x4C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | RSACS | RSA 时钟源选择，不支持无毛刺切换。 00：RSA 时钟源为 SCLK_A（默认） 01：RSA 时钟源为 MPLL | RW |
| 29 | CE_RSA | RSA分频配置变更使能。如果 CE_RSA 为 1，写入 RSACDR 会立即启动频率变化序列。如果 CE_RSA 为 0，则对 RSACDR 的写入不会产生任何影响。 | RW |
| 28 | RSA_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 RSA_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | RSA_STOP | 当 RSA_STOP 为 1 且 CE_RSA 为 1 时，RSA 时钟将停止。当 RSA_STOP 为 0 且 CE_RSA 为 1 时，RSA 时钟将继续运行。 | RW |
| 26:4 | Reserved | 写入无影响，读取为零。 | R |
| 3:0 | RSACDR | RSA 时钟的分频系数，对RSAPCS 选中的时钟进行分频。配置范围 0~15，最终分频系数为RSACDR +1。 | RW |
UART 时钟分频寄存器
UART 时钟分频器寄存器 (UARTCDR) 是一个 32 位读/写寄存器，用于配置 UART 时钟的分频器。该寄存器的复位默认值是 0x00000000，只能进行字访问。
UARTCDRBASE + 0x50
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | UARTCS | UART时钟源选择，不支持无毛刺切换。 00：UART 时钟源为 SCLK_A（默认） 01：UART 时钟源为 MPLL 10：UART 时钟源为 EXCLK 时钟输出 | RW |
| 29 | CE_UART | UART分频配置变更使能。如果 CE_UART 为 1，写入 UARTCDR 会立即启动频率变化序列。如果 CE_UART 为 0，则对 UARTCDR 的写入不会产生任何影响。 | RW |
| 28 | UART_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 UART_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | UART_STOP | 当 UART_STOP 为 1 且 CE_UART 为 1 时，UART 时钟将停止。当 UART_STOP 为 0 且 CE_UART 为 1 时，UART 时钟将继续运行。 | RW |
| 26:21 | Reserved | 写入无影响，读取为零。 | R |
| 20 | UART_EXCLK_EN | EXCLK使能，当UARTCS=2’b10选择EXCLK时，该位必须置1才能打开时钟。该EN的优先级低于CS，最终输出时钟还是以CS的选择为准。 | RW |
| 19:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | UARTCDR | UART时钟频率除法器。指定 UART时钟的分频比，配置范围0~255，最终分频系数为UARTCDR + 1。 | RW |
MAC PHY 时钟分频器寄存器
MAC 时钟分频寄存器（MACCDR）是一个 32 位读/写寄存器，用于配置 MAC 时钟的分频器。该寄存器的复位默认值是 0x00000000，只能进行字访问。
MACCDRBASE + 0x54
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | MACPCS | MAC PHY 时钟源选择，不支持无毛刺切换。 00：MAC PHY 时钟源为 SCLK_A 01：MAC PHY 时钟源为 MPLL | RW |
| 29 | CE_MAC | MAC分频配置变更使能。如果 CE_MAC 为 1，则写入 MACCDR 会立即启动频率变化序列。如果 CE_MAC 为 0，则对 MACCDR 的写入不会产生任何影响。 | RW |
| 28 | MAC_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。 软件应等到 MAC_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | MAC_STOP | 当 MAC_STOP 为 1 且 CE_MAC 为 1 时，MAC 时钟将停止。 当 MAC_STOP 为 0 且 CE_MAC 为 1 时，MAC 时钟将继续运行。 | RW |
| 26 | MAC_REFCS | MAC refclk时钟源选择控制位 0：选择原IO回环输入的mac_txclk_i作为时钟源 1：选择经过delayline调相的mac_delay_clk作为时钟源 | RW |
| 25 | MAC_DYCS | Mac_delay_clk时钟源选择控制位，只有在MACCDR[26]为1时，操作才有意义 0：选择原IO回环输入的mac_txclk_i作为时钟源 1：选择macdiv输出的mac_phy_clk_o作为时钟源（也作为IO输入的原时钟，与其相比较会减少经过IO的delay及板级线延迟） | RW |
| 24:15 | Reserved | 写入无影响，读取为零。 | R |
| 14:8 | MAC_DELAY | MAC用于时钟相位的DS延迟，范围为0至127，default64 | RW |
| 7:0 | MACCDR | MACPHY时钟的分频系数，对MACPCS选中的时钟进行分频。配置范围0~255，最终分频系数为MACCDR +1。 | RW |
MAC PHY 控制寄存器
MAC PHY 控制寄存器是一个 32 位读/写寄存器，用于控制 MAC 接口，复位初始值为 0x80000000。
MACPHYCBASE + 0xE8
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | MAC_SPEED | MAC速率状态寄存器。 00：GMII（1000 Mbps） 10：MII（10Mbps） 11：MII（100Mbps） | R |
| 29:4 | Reserved | 写入无影响，读取为零。 | R |
| 3 | SOFT_RST | MAC软复位寄存器。 1：复位MAC 0：不复位MAC | RW |
| 2:1 | Reserved | 写入无影响，读取为零。 | R |
| 0 | MAC_PTP_PPS | MAP_PTP协议PPS状态 | R |
MAC_PTP 时钟分频寄存器
MAC_PTP 时钟分频器寄存器（MAC_PTPCDR）是一个 32 位读/写寄存器，用于配置 MAC_PTP 时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
MAC_PTPCDRBASE + 0xD8
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | MAC_PTPCS | MAC_PTP时钟源选择，不支持无毛刺切换。 00：MAC_PTP 时钟源为 SCLK_A 01：MAC_PTP 时钟源为 MPLL 11：Reserved | RW |
| 29 | CE_MAC_PTP | MAC_PTP分频配置变更使能。如果 CE_MAC_PTP 为 1，写入 MAC_PTPCDR 会立即启动频率变化序列。如果 CE_MAC_PTP 为 0，则对 MAC_PTPCDR 的写入不会产生任何影响。 | RW |
| 28 | MAC_PTP_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 MAC_PTP_BUSY==0 后，才能开始另一次频率变化。 | R |
| 27 | MAC_PTP_STOP | 当 MAC_PTP_STOP 为 1 且 CE_MAC_PTP 为 1 时，MAC_PTP 时钟将停止。当 MAC_PTP_STOP 为 0 且 CE_MAC_PTP 为 1 时，MAC_PTP 时钟将继续运行。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | MAC_PTPCDR | MAC_PTP时钟的分频系数，对MAC_PTPCS选中的时钟进行分频。配置范围0~255，最终分频系数为MAC_PTPCDR +1。 | RW |
MAC_PTP_TSP0 寄存器
MAC_PTP_TSP0 寄存器是一个 32 位读/写寄存器，用于读取 MAC_PTP_TSP[31:0] 数据，只能进行字访问。
MACPTP_TSP0BASE + 0xE0
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:0 | PTP_TSP0 | MAC_PTP_TSP[31:0]数据 | R |
MAC_PTP_TSP1 寄存器
MAC_PTP_TSP1 寄存器是一个 32 位读/写寄存器，用于读取 MAC_PTP_TSP[63:32] 数据，只能进行字访问。
MACPTP_TSP1BASE + 0xE4
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:0 | PTP_TSP1 | MAC_PTP_TSP[63:32]数据 | R |
SFC 时钟分频寄存器
SFC 时钟分频器寄存器（SFCCDR）是一个 32 位读/写寄存器，用于配置 SFC 时钟的分频器。该寄存器的复位默认值为 0x00000100，只能进行字访问。
SFCCDRBASE + 0x58
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SFCCS | SFC时钟源选择，不支持无毛刺切换。 00：SFC 时钟源为 SCLK_A 01：SFC 时钟源为 MPLL 11：Reserved | RW |
| 29 | CE_SFC | SFC分频配置变更使能。如果 CE_SFC 为 1，写入 SFCCDR 会立即启动频率变化序列。如果 CE_SFC 为 0，则对 SFCCDR 的写入不会产生任何影响。 | RW |
| 28 | SFC_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 SFC_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | SFC_STOP | 当 SFC_STOP 为 1 且 CE_SFC 为 1 时，SFC 时钟将停止。当 SFC_STOP 为 0 且 CE_SFC 为 1 时，SFC 时钟将继续运行。 | RW |
| 26:10 | Reserved | 写入无影响，读取为零。 | R |
| 9:8 | SFC_ORI_SEL | SFC device工作时钟选择，FLASH接口上的时钟频率为该时钟的1/2，该1/2逻辑在SFC控制器内部，为可调相位考虑。这里需要特别注意以下问题：1.当选择2’b01为分频器输出原时钟时，FLASH接口上的时钟为分频器输出的1/2（控制器1/2），这样可以使FLASH工作中更宽的频率范围上，但会导致在调相位时减少一半的可调范围，可能会导致在某些高频时钟下存在问题；2.当选择2’b10为分频器输出1/2的时钟时，FLASH接口上的时钟为分频器输出的1/4（控制器1/2+CGU 1/2），这样会导致FLASH工作在较窄的频率范围上，但会不会影响调相位的功能，最低可调节45度，在选择2’b01存在问题时可以考虑切换到2’b10再进行调相位；2'b00：test_clk0 2'b01：SFC_div_clk（默认值）2'b10：SFC_div_r(SFC_div_clk/2) | RW |
| 7:0 | SFCCDR | SFC时钟的分频系数，对SFCCS选中的时钟进行分频。配置范围0~255，最终分频系数为SFCCDR+ 1。 | RW |
PWM 时钟分频寄存器
PWM 时钟分频寄存器（PWMCDR）是一个 32 位读/写寄存器，用于配置 PWM 时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
PWMCDRBASE + 0x5C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | PWMCS | PWM 时钟源选择，不支持无毛刺切换。 00：PWM 时钟源为 SCLK_A 01：PWM 时钟源为 MPLL | RW |
| 29 | CE_PWM | PWM 分频配置变更使能。如果 CE_PWM 为 1，写入 PWMCDR 将立即启动频率变化序列。如果 CE_PWM 为 0，则对 PWMCDR 的写入不会产生任何影响。 | RW |
| 28 | PWM_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等待 PWM_BUSY== 0 后，方可开始另一次频率变化。 | R |
| 27 | PWM_STOP | 当 PWM_STOP 为 1 且 CE_PWM 为 1 时，PWM 时钟将停止。当 PWM_STOP 为 0 且 CE_PWM 为 1 时，PWM 时钟将继续运行。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | PWMCDR | PWM时钟的分频系数，对PWMCS选中的时钟进行分频。配置范围 0~255，最终分频系数为PWMCDR +1。 | RW |
PWMA 时钟分频寄存器
PWMA 时钟分频寄存器（PWMACDR）是一个 32 位读/写寄存器，用于配置 PWMA 时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
PWMACDRBASE + 0x6C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | PWMACS | PWMA 时钟源选择，不支持无毛刺切换。 00：PWMA 时钟源为 SCLK_A 01：PWMA 时钟源为 MPLL | RW |
| 29 | CE_PWMA | PWMA 分频配置变更使能。如果 CE_PWMA 为 1，写入 PWMACDR 将立即启动频率变化序列。如果 CE_PWMA 为 0，则对 PWMACDR 的写入不会产生任何影响。 | RW |
| 28 | PWMA_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等待 PWMA_BUSY== 0 后，方可开始另一次频率变化。 | R |
| 27 | PWMA_STOP | 当 PWMA_STOP 为 1 且 CE_PWMA 为 1 时，PWMA 时钟将停止。当 PWMA_STOP 为 0 且 CE_PWMA 为 1 时，PWMA 时钟将继续运行。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | PWMACDR | PWMA时钟的分频系数，对PWMACS选中的时钟进行分频。配置范围0~255，最终分频系数为PWMACDR +1。 | RW |
SSI0 设备时钟分频器寄存器
SSI0 设备时钟分频器寄存器（SSI0CDR）是一个 32 位读/写寄存器，用于配置 SSI0 设备时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
SSI0CDRBASE + 0x74
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SSI0CS | SSI0 时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 输出 01：选择 MPLL 输出 | RW |
| 29 | CE_SSI0 | SSI0 分频配置变更使能。如果 CE_SSI0 为 1，写入 SSI0CDR 将立即启动频率变化序列。如果 CE_SSI0 为 0，则对 SSI0CDR 的写入不会产生任何影响。 | RW |
| 28 | SSI0_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等待至 SSI0_BUSY== 0 时，方可开始另一次频率变化。 | R |
| 27 | SSI0_STOP | 0：当 SSI0_STOP 为 0 且 CE_SSI0 为 1 时，SSI0 时钟将继续。 1：当 SSI0_STOP 为 1 且 CE_SSI0 为 1 时，SSI0 时钟将停止。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | SSI0CDR | SSI0时钟的分频系数，对SSI0CS选中的时钟进行分频。配置范围 0~255，最终分频系数为SSI0CDR + 1。 | RW |
SSI1 设备时钟分频器寄存器
SSI1 设备时钟分频器寄存器（SSI1CDR）是一个 32 位读/写寄存器，用于配置 SSI1 设备时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
SSI1CDRBASE + 0x84
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SSI1CS | SSI1 时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 输出 01：选择 MPLL 输出 | RW |
| 29 | CE_SSI1 | SSI1 分频配置变更使能。如果 CE_SSI1 为 1，写入 SSI1CDR 将立即启动频率变化序列。如果 CE_SSI1 为 0，则对 SSI1CDR 的写入不会产生任何影响。 | RW |
| 28 | SSI1_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等待至 SSI1_BUSY== 0 时，方可开始另一次频率变化。 | R |
| 27 | SSI1_STOP | 0：当 SSI1_STOP 为 0 且 CE_SSI1 为 1 时，SSI1 时钟将继续。 1：当 SSI1_STOP 为 1 且 CE_SSI1 为 1 时，SSI1 时钟将停止。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | SSI1CDR | SSI1时钟的分频系数，对SSI1CS选中的时钟进行分频。配置范围 0~255，最终分频系数为SSI1CDR + 1。 | RW |
SSI_SLV0 设备时钟分频器寄存器
SSI_SLV0 设备时钟分频器寄存器（SSI_SLV0CDR）是一个 32 位读/写寄存器，用于配置 SSI_SLV0 设备时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
SSISLV0CDRBASE + 0x60
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SSI_SLV0PCS | SSI_SLV0 时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 输出 01：选择 MPLL 输出 | RW |
| 29 | CE_SSI_SLV0 | SSI_SLV0 分频配置变更使能。如果 CE_SSI_SLV0 为 1，写入 SSI_SLV0CDR 将立即启动频率变化序列。如果 CE_SSI_SLV0 为 0，则对 SSI_SLV0CDR 的写入不会产生任何影响。 | RW |
| 28 | SSI_SLV0_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 SSI_SLV0_BUSY==0 后，才能开始另一次频率变化。 | R |
| 27 | SSI_SLV0_STOP | 0：当 SSI_SLV0_STOP 为 0 且 CE_SSI_SLV0 为 1 时，SSI_SLV0 时钟将继续。 1：当 SSI_SLV0_STOP 为 1 且 CE_SSI_SLV0 为 1 时，SSI_SLV0 时钟将停止。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | SSI_SLV0CDR | SSI_SLV0时钟的分频系数，对SSI_SLV0CS选中的时钟进行分频。配置范围0~255，最终分频系数为SSI_SLV0CDR + 1。 | RW |
SSI_SLV1 设备时钟分频器寄存器
SSI_SLV1 设备时钟分频器寄存器（SSI_SLV1CDR）是一个 32 位读/写寄存器，用于配置 SSI_SLV1 设备时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
SSISLV1CDRBASE + 0x90
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SSI_SLV1PCS | SSI_SLV1 时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 输出 01：选择 MPLL 输出 | RW |
| 29 | CE_SSI_SLV1 | SSI_SLV1 分频配置变更使能。如果 CE_SSI_SLV1 为 1，写入 SSI_SLV1CDR 将立即启动频率变化序列。如果 CE_SSI_SLV1 为 0，则对 SSI_SLV1CDR 的写入不会产生任何影响。 | RW |
| 28 | SSI_SLV1_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 SSI_SLV1_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | SSI_SLV1_STOP | 0：当 SSI_SLV1_STOP 为 0 且 CE_SSI_SLV1 为 1 时，SSI_SLV1 时钟将继续。 1：当 SSI_SLV1_STOP 为 1 且 CE_SSI_SLV1 为 1 时，SSI_SLV1 时钟将停止。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | SSI_SLV1CDR | SSI_SLV1时钟的分频系数，对SSI_SLV1CS选中的时钟进行分频。配置范围0~255，最终分频系数为SSI_SLV1CDR + 1。 | RW |
LCD 像素时钟分频寄存器
LCD 像素时钟分频寄存器（LPCDR）是一个 32 位读/写寄存器，用于配置 LCD 像素时钟（LPCLK）的分频。该寄存器的复位默认值为 0x00000000，只能进行字访问。
LPCDRBASE + 0x64
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | LPCS | LCD 时钟源选择，不支持无毛刺切换。 00：SCLK_A 输出 01：MPLL 输出 | RW |
| 29 | CE_LCD | LCD 分频配置变更使能。如果 CE_LCD 为 1，对 LPCDR 的写入将立即启动频率变化序列。如果 CE_LCD 为 0，则对 LPCDR 的写入不会产生任何影响。 | RW |
| 28 | LCD_BUSY | 频率变更状态标志。它表示频率更改是否已完成。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 LCD_BUSY==0 后，才能开始另一次频率变化。 | R |
| 27 | LCD_STOP | 当 LCD_STOP 为 1 且 CE_LCD 为 1 时，LCD 时钟将停止。当 LCD_STOP 为 0 且 CE_LCD 为 1 时，LCD 时钟将继续运行。 | RW |
| 26 | LCD_IO_SEL | LCD pixel 时钟输出选择 1：分频器输出的时钟取反后输出 0：分频器输出的时钟 | RW |
| 25:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | LPCDR | LCD时钟的分频系数，对LCDCS选中的时钟进行分频。配置范围0~255，最终分频系数为LCDCDR +1。 | RW |
MSC0 设备时钟分频器寄存器
MSC0 设备时钟分频寄存器（MSC0CDR）是一个 32 位读/写寄存器，用于配置 MSC0 设备时钟的分频。该寄存器的复位默认值为 0x00000000，只能进行字访问。
MSC0CDRBASE + 0x68
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | MSC0CS | MSC0 时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 10：选择 APLL 8分频时钟输出 11：选择 EXCLK 时钟输出 | RW |
| 29 | CE_MSC0 | MSC0 分频配置变更使能。如果 CE_MSC0 为 1，则写入 MSC0CDR 会立即启动频率变化序列。如果 CE_MSC0 为 0，则对 MSC0CDR 的写入不会产生任何影响。 | RW |
| 28 | MSC0_BUSY | 频率变更状态标志。它表示频率变化是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 MSC0_BUSY==0 后，才能开始另一次频率变化。 | R |
| 27 | MSC0_STOP | 当 MSC0_STOP 为 1 且 CE_MSC0 为 1 时，MSC0 时钟将停止。当 MSC0_STOP 为 0 且 CE_MSC0 为 1 时，MSC0 时钟将继续运行。 | RW |
| 26:22 | Reserved | 写入无影响，读取为零。 | R |
| 21 | EXCLK_EN | 外部时钟使能，当MSC0CS=2’b10选择EXCLK时，该位必须置1才能打开时钟。该EN的优先级低于CS，最终输出时钟还是以CS的选择为准。MSC0和MSC1共用同一个使能位，但是具有不同的CS，因此整体看并不影响具体使用。 | RW |
| 20 | MSC0_TUNINGDIS | Tuning禁止，软件调整rx相位。 | RW |
| 19:17 | MSC0_RXSEL | MSC0 采样时钟选择：000：采样时钟相对于设备时钟0度相位偏移 001：采样时钟相对于设备时钟45度相位偏移 010：采样时钟相对于设备时钟90度相位偏移 011：采样时钟相对于设备时钟135度相位偏移 100：采样时钟相对于设备时钟180度相位偏移 101：采样时钟相对于设备时钟225度相位偏移 110：采样时钟相对于设备时钟270度相位偏移 111：采样时钟相对于设备时钟315度相位偏移 | RW |
| 16:15 | MSC0_TXSEL | MSC0 发送时钟选择： 00：采样时钟相对于设备时钟90度相位偏移 01：采样时钟相对于设备时钟135度相位偏移 10：采样时钟相对于设备时钟180度相位偏移 11：采样时钟相对于设备时钟270度相位偏移 | RW |
| 14:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | MSC0CDR | MSC0 频率的分频系数，对MSC0CS选中的时钟进行预分频，后面为了调整相位，又进行了4分频，因此最终总的分频系数为 (MSC0CDR +1)*4。 | RW |
MSC1 设备时钟分频器寄存器
MSC1 设备时钟分频寄存器（MSC1CDR）是一个 32 位读/写寄存器，用于指定 MSC1 设备时钟的分频。该寄存器的复位默认值为 0x00000000，只能进行字访问。
MSC1CDRBASE + 0xA4
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | MSC1CS | MSC1 时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 10：选择 APLL8分频时钟输出 11：选择 EXCLK 时钟输出 | R |
| 29 | CE_MSC1 | MSC1分频配置变更使能。如果 CE_MSC1 为 1，写入 MSC1CDR 会立即启动频率更改序列。如果 CE_MSC1 为 0，则对 MSC1CDR 的写入不会产生任何影响。 | RW |
| 28 | MSC1_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等待至 MSC1_BUSY==0，方可进行下一步操作 | R |
| 27 | MSC1_STOP | 当 MSC1_STOP 为 1 且 CE_MSC1 为 1 时，MSC1 时钟将停止。当 MSC1_STOP 为 0 且 CE_MSC1 为 1 时，MSC1 时钟将继续运行。 | RW |
| 26:21 | Reserved | 写入无影响，读取为零。 | R |
| 20 | MSC1_TUNINGDIS | 调谐禁用，软件调整 Rx 相位 | RW |
| 19:17 | MCLK1_RXSEL | MSC1 采样时钟选择：000：采样时钟相对于设备时钟0度相位偏移 001：采样时钟相对于设备时钟45度相位偏移 010：采样时钟相对于设备时钟90度相位偏移 011：采样时钟相对于设备时钟135度相位偏移 100：采样时钟相对于设备时钟180度相位偏移 101：采样时钟相对于设备时钟225度相位偏移 110：采样时钟相对于设备时钟270度相位偏移 111：采样时钟相对于设备时钟315度相位偏移 | RW |
| 16:15 | MCLK1_TXSEL | MSC1 发送时钟选择： 00：采样时钟相对于设备时钟90度相位偏移 01：采样时钟相对于设备时钟135度相位偏移 10：采样时钟相对于设备时钟180度相位偏移 11：采样时钟相对于设备时钟270度相位偏移 | RW |
| 14:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | MSC1CDR | MSC1 频率的分频系数，对MSC0CS选中的时钟进行预分频，后面为了调整相位，又进行了4分频，因此最终总的分频系数为 (MSC0CDR + 1)*4。 | RW |
I2S 发送时钟分频寄存器
I2S 设备时钟分频器寄存器（I2STCDR）是一个 32 位读/写寄存器，用于指定 I2S 设备时钟的分频器。该寄存器的复位默认值为 0x00100002，只能进行字访问。
I2STCDRBASE + 0x70
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | I2SCS | I2S时钟源选择，不支持无毛刺切换。 00：I2S时钟源是SCLK_A 01：I2S时钟源是MPLL | RW |
| 29 | CE_I2S | AIC M/N分频使能 | RW |
| 28:20 | I2STDIV_M | AIC M/N分频中的数字M | RW |
| 19:0 | I2STDIV_N | AIC M/N分频中的数字N | RW |
I2S 发送时钟分频寄存器 1
I2S 设备时钟分频寄存器 1（I2STCDR1）是一个 32 位读/写寄存器，用于配置 I2S 设备时钟的分频器。该寄存器的复位默认值为 0x00000001，只能进行字访问。
I2STCDR1BASE + 0x78
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31 | I2S_NEN | 0：AIC M/N分频中的数字D自动计算 1：AIC M/N分频中的数字D由I2STDIV_D设置 | RW |
| 30 | I2S_DEN | 0：I2STDIV_D =I2STDIV_N/2 1：I2STDIV_D =I2STDIV_N | RW |
| 29:20 | Reserved | 写入无影响，读取为零。 | R |
| 19:0 | I2STDIV_D | AIC M/N分频中的数字D，一般取 D =N/2。 | RW |
I2S 接收时钟分频寄存器
I2S 设备时钟分频寄存器（I2SRCDR）是一个 32 位读/写寄存器，用于配置 I2S 设备时钟的分频器。该寄存器的复位默认值为 0x00100002，只能进行字访问。
I2SRCDRBASE + 0x80
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | Reserved | 写入无影响，读取为零。 | R |
| 29 | CE_I2S | AIC M/N分频使能 | RW |
| 28:20 | I2SRDIV_M | AIC M/N分频中的数字M | RW |
| 19:0 | I2SRDIV_N | AIC M/N分频中的数字N | RW |
I2S 接收时钟分频器寄存器 1
I2S 设备时钟分频器寄存器 1（I2SRCDR1）是一个 32 位读/写寄存器，用于配置 I2S 设备时钟的分频器。该寄存器的复位默认值为 0x00000001，只能进行字访问。
I2SRCDR1BASE + 0x88
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31 | I2S_NEN | 0：AIC M/N分频中的数字D自动计算 1：AIC M/N分频中的数字D由I2SRDIV_D设置 | RW |
| 30 | I2S_DEN | 0：I2SRDIV_D = I2SRDIV_N/2 1：I2SRDIV_D = I2SRDIV_N | RW |
| 29:20 | Reserved | 写入无影响，读取为零。 | R |
| 19:0 | I2SRDIV_D | AIC M/N分频中的数字D，一般取 D=N/2。 | RW |
振荡器控制寄存器
OSC_CTRL 是一个 32 位读/写寄存器，用于配置 OSC PAD 的一些特性。
OSC_CTRLBASE + 0x8C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:2 | Reserved | 写入无影响，读取为零。 | R |
| 1:0 | OSC_DS | OSC PAD 驱动强度控制 1.8V： 01/10：2MHz 10/11：24MHz/30MHz 3.3V： 00/01：2MHz/24MHz/30MHz | RW |
TPC 时钟分频寄存器
TPC 时钟分频器寄存器 (TPCCDR) 是一个 32 位读/写寄存器，用于配置 TPC 时钟的分频器。该寄存器的复位默认值是 0x00000000，只能进行字访问。
TPCCDRBASE + 0xA0
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | TPCCS | TPC 时钟源选择，不支持无毛刺切换。 00：TPC 时钟源为 SCLK_A 01：TPC 时钟源为 MPLL | RW |
| 29 | CE_TPC | TPC分频配置变更使能。如果 CE_TPC 为 1，写入 TPCCDR 会立即启动频率变化序列。如果 CE_TPC 为 0，则对 TPCCDR 的写入不会产生任何影响。 | RW |
| 28 | TPC_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 TPC_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | TPC_STOP | 当 TPC_STOP 为 1 且 CE_TPC 为 1 时，TPC 时钟将停止。当 TPC_STOP 为 0 且 CE_TPC 为 1 时，TPC 时钟将继续运行。 | RW |
| 26:4 | Reserved | 写入无影响，读取为零。 | R |
| 3:0 | TPCCDR | TPC时钟的分频系数，对TPCPCS选中的时钟进行分频。配置范围0~15，最终分频系数为TPCCDR +1。 | RW |
CIM0 MCLK 时钟分频器寄存器
CIM0 MCLK 时钟分频器寄存器（CIM0CDR）是一个 32 位读/写寄存器，用于配置 CIM0 MCLK 时钟（CIM0_MCLK）的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
CIM0CDRBASE + 0x7C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | CIM0CS | CIM0时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 | RW |
| 29 | CE_CIM0 | CIM0 分频配置变更使能。如果 CE_CIM0 为 1，写入 CIM0CDR 会立即启动频率变化序列。如果 CE_CIM0 为 0，则对 CIM0CDR 的写入不会产生任何影响。 | RW |
| 28 | CIM0_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 CIM0_BUSY== 0 后，才能开始另一次频率变化。 | RW |
| 27 | CIM0_STOP | 当 CIM0_STOP 为 1 且 CE_CIM0 为 1 时，CIM0 时钟将停止。当 CIM0_STOP 为 0 且 CE_CIM0 为 1 时，CIM0 时钟将继续运行。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | CIM0CDR | CIM0 MCLK 频率除法器。指定 CIM0 MCLK 时钟（CIM0_MCLK）的分频比，从 1 到 256 不等（分频比 = CIM0CDR + 1）。输出时钟为“io_setup.CIM0_mclk_o”。 | RW |
CIM1 MCLK 时钟分频器寄存器
CIM1 MCLK 时钟分频器寄存器（CIM1CDR）是一个 32 位读/写寄存器，用于配置 CIM1 MCLK 时钟（CIM1_MCLK）的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
CIM1CDRBASE + 0x94
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | CIM1CS | CIM1时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 | RW |
| 29 | CE_CIM1 | CIM1 分频配置变更使能。如果 CE_CIM1 为 1，写入 CIM1CDR 会立即启动频率变化序列。如果 CE_CIM1 为 0，则对 CIM1CDR 的写入不会产生任何影响。 | RW |
| 28 | CIM1_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 CIM1_BUSY== 0 后，才能开始另一次频率变化。 | RW |
| 27 | CIM1_STOP | 当 CIM1_STOP 为 1 且 CE_CIM1 为 1 时，CIM1 时钟将停止。当 CIM1_STOP 为 0 且 CE_CIM1 为 1 时，CIM1 时钟将继续运行。 | RW |
| 26:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | CIM1CDR | CIM1MCLK 频率除法器。指定 CIM1MCLK 时钟（CIM1_MCLK）的分频比，从 1 到 256 不等（分频比 =CIM1CDR+1）。输出时钟为“io_setup.CIM1_mclk_o”。 | RW |
CAN0 时钟分频器寄存器
CAN0 时钟分频器寄存器（CAN0CDR）是一个 32 位读/写寄存器，用于配置 CAN0 工作时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
CAN0CDRBASE + 0x98
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | CAN0CS | CAN0时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 10：选择 EXCLK 时钟输出 | RW |
| 29 | CE_CAN0 | CAN0 分频配置变更使能。如果 CE_CAN0 为 1，写入 CAN0CDR 会立即启动频率变化序列。如果 CE_CAN0 为 0，则对 CAN0CDR 的写入不会产生任何影响。 | RW |
| 28 | CAN0_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 CAN0_BUSY==0 后，才能开始另一次频率变化。 | RW |
| 27 | CAN0_STOP | 当 CAN0_STOP 为 1 且 CE_CAN0 为 1 时，CAN0 时钟将停止。当 CAN0_STOP 为 0 且 CE_CAN0 为 1 时，CAN0 时钟将继续运行。 | RW |
| 26:21 | Reserved | 写入无影响，读取为零。 | R |
| 20 | CAN0_EXCLK_EN | EXCLK 使能，当CAN0CS=2’b10 选择EXCLK 时，该位必须置1才能打开时钟。该EN的优先级低于CS，最终输出时钟还是以CS的选择为准。 | |
| 19:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | CAN0CDR | CAN0时钟频率除法器。指定 CAN0时钟的分频比，从 1 到 256 不等（分频比 =CAN0CDR +1）。 | RW |
CAN1 时钟分频器寄存器
CAN1 时钟分频器寄存器（CAN1CDR）是一个 32 位读/写寄存器，用于配置 CAN1 工作时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
CAN1CDRBASE + 0x9C
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | CAN1CS | CAN1时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 10：选择 EXCLK 时钟输出 | RW |
| 29 | CE_CAN1 | CAN1 分频配置变更使能。如果 CE_CAN1 为 1，写入 CAN1CDR 会立即启动频率变化序列。如果 CE_CAN1 为 0，则对 CAN1CDR 的写入不会产生任何影响。 | RW |
| 28 | CAN1_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 CAN1_BUSY==0 后，才能开始另一次频率变化。 | RW |
| 27 | CAN1_STOP | 当 CAN1_STOP 为 1 且 CE_CAN1 为 1 时，CAN1 时钟将停止。当 CAN1_STOP 为 0 且 CE_CAN1 为 1 时，CAN1 时钟将继续运行。 | RW |
| 26:21 | Reserved | 写入无影响，读取为零。 | R |
| 20 | CAN1_EXCLK_EN | EXCLK使能，当CAN1CS=2’b10选择EXCLK时，该位必须置1才能打开时钟。该EN的优先级低于CS，最终输出时钟还是以CS的选择为准。 | |
| 19:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | CAN1CDR | CAN1时钟频率除法器。指定 CAN1时钟的分频比，从 1 到 256 不等（分频比 =CAN1CDR +1）。 | RW |
SADC0 时钟分频器寄存器
SADC0 时钟分频器寄存器（SADC0CDR）是一个 32 位读/写寄存器，用于配置 SADC0 工作时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
SADC0CDRBASE + 0xA8
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SADC0CS | SADC0时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 10：选择 EXCLK 时钟输出 | RW |
| 29 | CE_SADC0 | SADC0 分频配置变更使能。如果 CE_SADC0 为 1，写入 SADC0CDR 会立即启动频率变化序列。如果 CE_SADC0 为 0，则对 SADC0CDR 的写入不会产生任何影响。 | RW |
| 28 | SADC0_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 SADC0_BUSY== 0 后，才能开始另一次频率变化。 | RW |
| 27 | SADC0_STOP | 当 SADC0_STOP 为 1 且 CE_SADC0 为 1 时，SADC0 时钟将停止。当 SADC0_STOP 为 0 且 CE_SADC0 为 1 时，SADC0 时钟将继续运行。 | RW |
| 26:21 | Reserved | 写入无影响，读取为零。 | R |
| 20 | SADC0_EXCLK_EN | EXCLK使能，当SADC0CS=2’b10选择EXCLK时，该位必须置1才能打开时钟。该EN的优先级低于CS，最终输出时钟还是以CS的选择为准。 | |
| 19:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | SADC0CDR | SADC0时钟频率除法器。指定 SADC0时钟的分频比，从 1 到 256 不等（分频比 =SADC0CDR + 1）。 | RW |
SADC1 时钟分频器寄存器
SADC1 时钟分频器寄存器（SADC1CDR）是一个 32 位读/写寄存器，用于配置 SADC1 工作时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
SADC1CDRBASE + 0xAC
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | SADC1CS | SADC1时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 时钟输出 01：选择 MPLL 时钟输出 10：选择 EXCLK 时钟输出 | RW |
| 29 | CE_SADC1 | SADC1 分频配置变更使能。如果 CE_SADC1 为 1，写入 SADC1CDR 会立即启动频率变化序列。如果 CE_SADC1 为 0，则对 SADC1CDR 的写入不会产生任何影响。 | RW |
| 28 | SADC1_BUSY | 频率变更状态标志。它表示变频是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等到 SADC1_BUSY== 0 后，才能开始另一次频率变化。 | RW |
| 27 | SADC1_STOP | 当 SADC1_STOP 为 1 且 CE_SADC1 为 1 时，SADC1 时钟将停止。当 SADC1_STOP 为 0 且 CE_SADC1 为 1 时，SADC1 时钟将继续运行。 | RW |
| 26:21 | Reserved | 写入无影响，读取为零。 | R |
| 20 | SADC1_EXCLK_EN | EXCLK使能，当SADC1CS=2’b10选择EXCLK时，该位必须置1才能打开时钟。该EN的优先级低于CS，最终输出时钟还是以CS的选择为准。 | |
| 19:8 | Reserved | 写入无影响，读取为零。 | R |
| 7:0 | SADC1CDR | SADC1时钟频率除法器。指定 SADC1时钟的分频比，从 1 到 256 不等（分频比 =SADC1CDR + 1）。 | RW |
JPEG 时钟分频寄存器
JPEG 时钟分频器寄存器 (JPEGCDR) 是一个 32 位读/写寄存器，用于配置 JPEG 时钟的分频器。该寄存器的复位默认值是 0x00000000，只能进行字访问。
JPEGCDRBASE + 0xB8
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | JPEGCS | JPEG 时钟源选择，不支持无毛刺切换。 00：JPEG 时钟源为 SCLK_A 01：JPEG 时钟源为 MPLL | RW |
| 29 | CE_JPEG | JPEG分频配置变更使能。如果 CE_JPEG 为 1，写入 JPEGCDR 会立即启动频率变化序列。如果 CE_JPEG 为 0，则对 JPEGCDR 的写入不会产生任何影响。 | RW |
| 28 | JPEG_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 JPEG_BUSY== 0 后，才能开始另一次频率变化。 | R |
| 27 | JPEG_STOP | 当 JPEG_STOP 为 1 且 CE_JPEG 为 1 时，JPEG 时钟将停止。当 JPEG_STOP 为 0 且 CE_JPEG 为 1 时，JPEG 时钟将继续运行。 | RW |
| 26:4 | Reserved | 写入无影响，读取为零。 | R |
| 3:0 | JPEGCDR | JPEG时钟的分频系数，对JPEGPCS选中的时钟进行分频。配置范围 0~15，最终分频系数为JPEGCDR +1。 | RW |
MSCALER 时钟分频寄存器
MSCALER 时钟分频器寄存器 (MSCALERCDR) 是一个 32 位读/写寄存器，用于配置 MSCALER 时钟的分频器。该寄存器的复位默认值是 0x00000000，只能进行字访问。
MSCALERCDRBASE + 0xBC
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | MSCALERCS | MSCALER 时钟源选择，不支持无毛刺切换。 00：MSCALER 时钟源为 SCLK_A 01：MSCALER 时钟源为 MPLL | RW |
| 29 | CE_MSCALER | MSCALER分频配置变更使能。如果 CE_MSCALER 为 1，写入 MSCALERCDR 会立即启动频率变化序列。如果 CE_MSCALER 为 0，则对 MSCALERCDR 的写入不会产生任何影响。 | RW |
| 28 | MSCALER_BUSY | 频率变更状态标志。当该位为 0 时，表示频率改变已经完成，否则表示频率改变正在进行中。软件应等到 MSCALER_BUSY ==0 后，才能开始另一次频率变化。 | R |
| 27 | MSCALER_STOP | 当 MSCALER_STOP 为 1 且 CE_MSCALER 为 1 时，MSCALER 时钟将停止。当 MSCALER_STOP 为 0 且 CE_MSCALER 为 1 时，MSCALER 时钟将继续运行。 | RW |
| 26:4 | Reserved | 写入无影响，读取为零。 | R |
| 3:0 | MSCALERCDR | MSCALER时钟的分频系数，对MSCALERPCS选中的时钟进行分频。配置范围0~15，最终分频系数为MSCALERCDR+ 1。 | RW |
ISPM 时钟分频器寄存器
ISPM 时钟分频器寄存器（ISPMCDR）是一个 32 位读/写寄存器，用于配置 ISPM 时钟的分频器。该寄存器的复位默认值为 0x00000000，只能进行字访问。
ISPMCDRBASE + 0xC0
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | ISPMCS | ISPM时钟源选择，不支持无毛刺切换。 00：选择 SCLK_A 输出 01：选择 MPLL 输出 10/11：Reserved | RW |
| 29 | CE_ISPM | ISPM分频配置变更使能。如果 CE_ISPM 为 1，写入 ISPMCDR 会立即启动频率变化序列。 如果 CE_ISPM 为 0，则对 ISPMCDR 的写入不会产生任何影响。 | RW |
| 28 | ISPM_BUSY | 频率变更状态标志。它表示频率变化是否已完成。 当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。 软件应等待 ISPM_BUSY== 0 后，方可开始另一次频率变化。 | R |
| 27 | ISPM_STOP | 当 ISPM_STOP 为 1 且 CE_ISPM 为 1 时，ISPM 时钟将停止。 当 ISPM_STOP 为 0 且 CE_ISPM 为 1 时，ISPM 时钟将继续运行。 | RW |
| 26:4 | Reserved | 写入无影响，读取为零。 | R |
| 3:0 | ISPMCDR | ISPM 频率分频器。指定 ISPM 时钟分频比，从 1 到 16 不等（分频比 =ISPMCDR +1）。 | RW |
CPM 中断寄存器
CPM 中断寄存器是一个 32 位读/写寄存器，用于描述 CPM 中断状态。
CPM_INTRBASE + 0xB0
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:2 | Reserved | 写入无影响，读取为零。 | R |
| 1 | VBUS_INTR | B 设备插入中断状态。 | RW |
| 0 | ADEV_INTR | A 设备插入中断状态。 | RW |
CPM 中断使能寄存器
CPM 中断使能寄存器是一个 32 位读/写寄存器，用于控制 CPM 中断使能。
CPM_INTREBASE + 0xB4
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:2 | Reserved | 写入无影响，读取为零。 | R |
| 1 | VBUS_INTRE | B 设备插入中断使能。 | RW |
| 0 | ADEV_INTRE | A 设备插入中断使能。 | RW |
I2C 配置寄存器
I2C 配置寄存器是一个 32 位读/写寄存器，该寄存器的复位默认值为 0x00000100，只能进行字访问。
DRCGBASE + 0xD0
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:9 | Reserved | 写入无影响，读取为零。 | R |
| 8 | I2C_CLKGATE_BYPASS | I2C控制器支持RX/TXFIFO在无数据读写时关闭时钟的功能，即自动 gate 时钟，该控制位可以将此 gate 关闭，保持工作时钟常在，HP_domain两个I2C共用这一位控制。 | RW |
| 7:0 | Reserved | 写入无影响，读取为零。 | RW |
时钟状态寄存器
时钟状态寄存器（CPCSR）是一个 32 位读/写寄存器，用于指定 CPCCR 的状态，只能对 CPCSR 进行字访问。
CPCSRBASE + 0xD4
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31 | V0_MUX | CPU_V0时钟源选择器的状态位 0：表示多路选择器开关不稳定 1：表示多路复用开关已稳定软件必须检查该值，然后进入下一步 | R |
| 30 | AHBM_MUX | AHBM时钟源选择器的状态位 0：表示多路选择器开关不稳定 1：表示多路复用开关已稳定软件必须检查该值，然后进入下一步 | R |
| 29 | AHB2_MUX | AHB2时钟源选择器的状态位 0：表示复用器开关不稳定 1：表示多路复用开关已稳定软件必须检查该值，然后进入下一步 | R |
| 28 | AHB1_MUX | AHB1时钟源选择器的状态位 0：表示多路复用开关不稳定 1：表示多路复用开关已稳定软件必须检查该值，然后进入下一步 | R |
| 27 | CPU_MUX | CPU_V1时钟源选择器的状态位 0：表示多路复用开关不稳定 1：表示多路复用开关已稳定软件必须检查该值，然后进入下一步 | R |
| 26 | SRC_MUX | SCLK_A 时钟源选择器的状态位 0：表示多路复用开关不稳定 1：表示多路复用开关已稳定软件必须检查该值，然后进入下一步 | R |
| 25:5 | Reserved | 写入无影响，读取为零。 | R |
| 4 | V0DIV_BUSY | 该位为只读位。它表示频率变化是否已完成。当该位为 0 时，表示变频已经结束，否则表示变频正在进行中。软件应等到 V0DIV_BUSY==0 后，再开始另一次频率变化。 | R |
| 3 | HMDIV_BUSY | 该位为只读位。它表示频率变化是否已完成。当该位为 0 时，表示变频已经结束，否则表示变频正在进行中。软件应等到 HMDIV_BUSY==0 后，再开始另一次频率变化。 | R |
| 2 | H2DIV_BUSY | 该位为只读位。它表示频率变化是否已完成。当该位为 0 时，表示变频已经结束，否则表示变频正在进行中。软件应等到 H2DIV_BUSY==0 后，再开始另一次频率变化。 | R |
| 1 | H1DIV_BUSY | 该位为只读位。它表示频率更改是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等待直到 H1DIV_BUSY==0，然后再开始另一次频率变化。 | R |
| 0 | CDIV_BUSY | 该位为只读位。它表示频率变化是否已完成。当该位为 0 时，表示频率更改已完成，否则表示频率更改正在进行中。软件应等待 CDIV_BUSY==0，然后再开始另一次频率变化。 | R |
总线优先级控制 0 寄存器
总线优先级控制 0 寄存器（MPRIO0）是一个 32 位读/写寄存器，用于控制系统中几个 AXI 仲裁器的仲裁优先级，只能对 MPRIO0 进行字访问。
MPRIO0BASE + 0xC8
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31 | CH6_hready_sel | PSRAMAHB2AXICH6HREADY 控制（AHB2） 1：AHB2AXI返回hready等待AXI握手 0：AHB2AXI返回hready不等待AXI握手 | RW |
| 30 | CH5_hready_sel | PSRAMAHB2AXICH6HREADY 控制（AHB_MCU） 1：AHB2AXI返回hready等待AXI握手 0：AHB2AXI返回hready不等待AXI握手 | RW |
| 29:24 | Reserved | 写入无影响，读取为零。 | R |
| 23:21 | CH7_PRIO | PSRAMAXI CH7优先级（AHB0）数值越大表示优先级越高。 | RW |
| 20:18 | CH6_PRIO | PSRAMAXI CH6优先级（AHB_MCU）数值越大表示优先级越高。 | RW |
| 17:15 | CH5_PRIO | PSRAMAXI CH5优先级（AHB2）数值越大表示优先级越高。 | RW |
| 14:12 | CH4_PRIO | PSRAMAXI CH4优先级（AHB1_X1）数值越大表示优先级越高。 | RW |
| 11:9 | CH3_PRIO | PSRAMAXI CH3优先级（AHB1_X0）数值越大表示优先级越高。 | RW |
| 8:6 | CH2_PRIO | PSRAMAXI CH2优先级（CPU_V0）数值越大表示优先级越高。 | RW |
| 5:3 | CH1_PRIO | PSRAMAXI CH1优先级（CPU_V1）数值越大表示优先级越高。 | RW |
| 2:0 | CH0_PRIO | PSRAMAXI CH0优先级（TNPU）数值越大表示优先级越高。 | RW |
总线优先级控制 1 寄存器
总线优先级控制 1 寄存器（MPRIO1）是一个 32 位读/写寄存器，用于控制系统中几个 AXI 仲裁器的仲裁优先级，只能对 MPRIO1 进行字访问。
MPRIO1BASE + 0xCC
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:30 | H0M2_PRIO | AHB0AXI MASTER2优先级(JPEG_DEC) 数值越大表示优先级越高。。 | RW |
| 29:28 | H0M1_PRIO | AHB0AXI MASTER1优先级(JPEG_ENC) 数值越大表示优先级越高。 | RW |
| 27:26 | H0M0_PRIO | AHB0AXI MASTER0优先级(MSCALER) 数值越大表示优先级越高。 | RW |
| 25:14 | Reserved | 写入无影响，读取为零。 | R |
| 13:12 | X1M2_PRIO | AHB1_X1AXIMASTER2优先级(ISP) 数值越大表示优先级越高。 | RW |
| 11:10 | X1M1_PRIO | AHB1_X1AXIMASTER1优先级(DPU_AXI1) 数值越大表示优先级越高。 | RW |
| 9:8 | X1M0_PRIO | AHB1_X1AXIMASTER0优先级(DPU_AXI0) 数值越大表示优先级越高。 | RW |
| 7:6 | X0M3_PRIO | AHB1_X0AXIMASTER3优先级(I2D) 数值越大表示优先级越高。 | RW |
| 5:4 | X0M2_PRIO | AHB1_X0AXIMASTER2优先级(IPU) 数值越大表示优先级越高。 | RW |
| 3:2 | X0M1_PRIO | AHB1_X0AXIMASTER1优先级(MSC1) 数值越大表示优先级越高。 | RW |
| 1:0 | X0M0_PRIO | AHB1_X0AXIMASTER0优先级(MSC0) 数值越大表示优先级越高。 | RW |
MARBCTR 模块仲裁器控制寄存器
MARBCTR 模块仲裁器控制寄存器是一个 32 位读/写寄存器，用来控制总线仲裁器的参数以达到更优的性能。
MARBCTRBASE + 0xDC
| 位 | 名称 | 说明 | RW |
|---|---|---|---|
| 31:24 | H0_ARB_REGULATOR | H0_ARB的regulator配置寄存器，当主机优先级不一致时，可通过regulator微调仲裁策略； 例如：regulator为5时，仲裁器会按优先级执行，仲裁始终给到优先级最高的主机，优先级最高的主机每获得5次权限后，会切一次权限给次高优先级的主机； | RW |
| 23:16 | H1X0_ARB_REGULATOR | H1X0_ARB的regulator配置寄存器，当主机优先级不一致时，可通过regulator微调仲裁策略； | RW |
| 15:8 | H1X1_ARB_REGULATOR | H1X1_ARB的regulator配置寄存器，当主机优先级不一致时，可通过regulator微调仲裁策略； | RW |
| 7:0 | PSRAM_ARB_REGULATOR | PSRAM_ARB的regulator配置寄存器，当主机优先级不一致时，可通过regulator微调仲裁策略； | RW |