USER GUIDE / DISPLAY / DISPLAY CONTROLLER / REGISTER LIST
寄存器列表
Display Controller 的软件可见寄存器如下。偏移地址均相对于模块基地址。
表 1 寄存器内存映射表基址
| 名称 | 基地址 | 说明 |
|---|---|---|
| DPU | 0x13340000 | DPU 寄存器内存映射基地址 |
表 2 寄存器映射表
| 名称 | RW | 复位值 | 偏移地址 | 访问宽度 | Mask |
|---|---|---|---|---|---|
| FRM_CFG_ADDR | RW | 0x0000_0000 | 0x0000 | 32 | 0xFFFF_FFFF |
| FRM_CFG_CTRL | W | 0x0000_0000 | 0x0004 | 32 | 0x0000_0003 |
| SRD_CHAIN_ADDR | RW | 0x0000_0000 | 0x1000 | 32 | 0xFFFF_FFFF |
| SRD_CHAIN_CTRL | W | 0x0000_0000 | 0x1004 | 32 | 0x0000_0001 |
| CTRL | W | 0x0000_0000 | 0x2000 | 32 | 0x0000_001F |
| ST | R | 0x0000_0000 | 0x2004 | 32 | 0x8003_FFFF |
| CLR_ST | W | 0x0000_0000 | 0x2008 | 32 | 0x8003_FFC6 |
| INTC | RW | 0x0000_0000 | 0x200C | 32 | 0x8003_FFC6 |
| INT_FLAG | R | 0x0000_0000 | 0x2010 | 32 | 0x8083_FFC6 |
| COM_CFG | RW | 0x00cf_02b8 | 0x2014 | 32 | 0x003F_03FF |
| PCFG_RD_CTRL | RW | 0x0017_000b | 0x2018 | 32 | 0x001F_001F |
| PCFG_WB_CTRL | RW | 0x0000_000a | 0x201C | 32 | 0x0000_001F |
| PCFG_WDMA | RW | 0x00C0_4010 | 0x2024 | 32 | 0x07FF_FFFF |
| PCFG_CMPW | RW | 0x0000_000b | 0x2028 | 32 | 0x0000_07FF |
| PCFG0_CMPW | RW | 0x0060_0400 | 0x202C | 32 | 0x01FF_FFFF |
| PCFG1_CMPW | RW | 0x0100_0400 | 0x2030 | 32 | 0x01FF_FFFF |
| PCFG2_CMPW | RW | 0x01E0_0400 | 0x2034 | 32 | 0x01FF_FFFF |
| PCFG0_OFIFO | RW | 0x0318_018c | 0x2038 | 32 | 0x07FF_07FF |
| PCFG1_OFIFO | RW | 0x0000_04a4 | 0x203C | 32 | 0x0000_07FF |
| FRAME_DES_READ | R | 0x0000_0000 | 0x2100 | 32 | 0xFFFF_FFFF |
| LAY0_DES_READ | R | 0x0000_0000 | 0x2104 | 32 | 0xFFFF_FFFF |
| LAY1_DES_READ | R | 0x0000_0000 | 0x2108 | 32 | 0xFFFF_FFFF |
| LAY2_DES_READ | R | 0x0000_0000 | 0x210c | 32 | 0xFFFF_FFFF |
| LAY3_DES_READ | R | 0x0000_0000 | 0x2110 | 32 | 0xFFFF_FFFF |
| RDMA_DES_READ | R | 0x0000_0000 | 0x2114 | 32 | 0xFFFF_FFFF |
| DIR_FRM_SIZE | RW | 0x0000_0000 | 0x2118 | 32 | 0xFFFF_FFFF |
| DIR_LAY_SIZE | RW | 0x0000_0000 | 0x211c | 32 | 0xFFFF_FFFF |
| DIR_LAY_POS | RW | 0x0000_0000 | 0x2120 | 32 | 0xFFFF_FFFF |
| SOFT_RESET | W | 0x0000_0000 | 0x2124 | 32 | 0x0000_0001 |
| SOFT_RESET_FLAG | RW | 0x0000_0000 | 0x2128 | 32 | 0x0000_0001 |
| WDMA_SITE | R | 0x0000_0000 | 0x221c | 32 | 0xFFFF_FFFF |
| REG_CFG_END | RW | 0x0000_0000 | 0x2224 | 32 | 0x0000_0001 |
| LAY0_SITE | R | 0x0000_0000 | 0x3100 | 32 | 0xFFFF_FFFF |
| LAY1_SITE | R | 0x0000_0000 | 0x3104 | 32 | 0xFFFF_FFFF |
| LAY2_SITE | R | 0x0000_0000 | 0x3108 | 32 | 0xFFFF_FFFF |
| LAY3_SITE | R | 0x0000_0000 | 0x310c | 32 | 0xFFFF_FFFF |
| RDMA_SITE | R | 0x0000_0000 | 0x3110 | 32 | 0xFFFF_FFFF |
| CSC_MULT_YRV | RW | 0x0662_04a8 | 0x3200 | 32 | 0x07FF_07FF |
| CSC_MULT_GUGV | RW | 0x0341_0190 | 0x3204 | 32 | 0x03FF_01FF |
| CSC_MULT_BU | RW | 0x0000_0812 | 0x3208 | 32 | 0x0000_0FFF |
| CSC_SUB_YUV | RW | 0x0080_0000 | 0x320C | 32 | 0x00FF_001F |
| DISP_COM | RW | 0x0000_00E0 | 0x8000 | 32 | 0x003F_00F7 |
| TFT_HSYNC | RW | 0x0000_0000 | 0x9000 | 32 | 0xFFF_FFF |
| TFT_VSYNC | RW | 0x0000_0000 | 0x9004 | 32 | 0xFFF_FFF |
| TFT_HDE | RW | 0x0000_0000 | 0x9008 | 32 | 0xFFF_FFF |
| TFT_VDE | RW | 0x0000_0000 | 0x900C | 32 | 0xFFF_FFF |
| TFT_CFG | RW | 0x0000_0000 | 0x9010 | 32 | 0x003F_0787 |
| TFT_ST | R | 0x0000_0000 | 0x9014 | 32 | 0x0000_0003 |
| SLCD_CFG | RW | 0x0154_0D20 | 0xA000 | 32 | 0x0FFF_0FFF |
| SLCD_WR_DUTY | RW | 0x0000_0000 | 0xA004 | 32 | 0xFFFF_FFFF |
| SLCD_TIMING | RW | 0x0000_0000 | 0xA008 | 32 | 0xFFFF_FFFF |
| SLCD_FRM_SIZE | RW | 0x0000_0000 | 0xA00C | 32 | 0xFFFF_FFFF |
| SLCD_SLOW_TIME | RW | 0x0000_0000 | 0xA010 | 32 | 0x0000_FFFF |
| SLCD_REG_IF | RW | 0x8000_0000 | 0xA014 | 32 | 0xE0FF_FFFF |
| SLCD_ST | R | 0x0000_0000 | 0xA018 | 32 | 0x0000_0001 |
| SLCD_REG_CTRL | W | 0x0000_0000 | 0xA01C | 32 | 0x0000_0001 |