时钟概述

时钟生成模块主要包含24M OSC、PLL、时钟源选择、时钟分频、时钟门控等模块。两个PLL以24M 外部晶振时钟或者内部片上可调节晶振作为参考，PLL的输出时钟经时钟源选择、时钟分频、时钟门控、时钟相移等功能后输出到各个功能模块。具体功能包括：

• 支持外部24M晶振与内部片上可调节晶振输入

• 支持两个小数分频PLL，RISC-V V1/AHB1/AHB2/RISC-V V0/AHBM可选两个PLL，PSRAM等模块可选两个PLL

• RISC-V V1/AHB1/AHB2/RISC-V V0/AHBM等时钟支持无毛刺切换时钟源，其他时钟不支持

• 支持高频模块最高16分频，低频模块最高256分频，超低频支持小数分频

• 支持所有模块各自独立的时钟门控

框图

下图是时钟生成模块的结构框图。