USER GUIDE / IMAGE PROCESSING / GPL_WDMA / REGISTER DESCRIPTION

寄存器描述

本节按偏移地址顺序给出 GPL_WDMA 全部 15 个寄存器的位域定义。位图中的 Reserved 字段写入无影响、读取为零。两个基地址实例（S0_GPL_WDMA/S1_GPL_WDMA）的寄存器布局相同。

SOFT_VERSION 寄存器

SOFT_VERSION（软件版本号寄存器），偏移 0x0000，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	soft_version
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	soft_version	软件版本号	RO

HARD_VERSION 寄存器

HARD_VERSION（硬件版本号寄存器），偏移 0x0004，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	hard_version
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	hard_version	硬件版本号	RO

SOFT_RESET 寄存器

SOFT_RESET（软件模块复位寄存器），偏移 0x0044，访问属性 RW，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																															soft_reset
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:1	Reserved	写入无影响，读取为零。	R
0	soft_reset	软件复位信号，为1时在总线idle后模块停止并复位	RW

MUX_SEL 寄存器

MUX_SEL（数据类型与工作位置寄存器），偏移 0x0054，访问属性 RW，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved					dump_data_order			Reserved					dump_data_type			Reserved								mux_sel
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:27	Reserved	写入无影响，读取为零。	R
26:24	dump_data_order	数据dump排列顺序，具体见后续配置部分	RW
23:19	Reserved	写入无影响，读取为零。	R
18:16	dump_data_type	数据dump类型，具体见后续配置部分	RW
15:8	Reserved	写入无影响，读取为零。	R
7:0	mux_sel	工作位置选择信息，具体见后续配置部分	RW

START_ADDR 寄存器

START_ADDR（Y 数据起始地址寄存器），偏移 0x0058，访问属性 RW，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved			start_addr																										Reserved
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:29	Reserved	写入无影响，读取为零。	R
28:3	start_addr	双通道Y数据/单通道数据起始地址，高3bit和低3bit屏蔽	RW
2:0	Reserved	写入无影响，读取为零。	R

C_START_ADDR 寄存器

C_START_ADDR（UV 数据起始地址寄存器），偏移 0x005C，访问属性 RW，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved			c_start_addr																										Reserved
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:29	Reserved	写入无影响，读取为零。	R
28:3	c_start_addr	双通道UV数据起始地址，高3bit和低3bit屏蔽	RW
2:0	Reserved	写入无影响，读取为零。	R

STRIDE 寄存器

STRIDE（地址步长寄存器），偏移 0x0060，访问属性 RW，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	c_stride													Reserved			stride													Reserved
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:19	c_stride	双通道UV数据地址步长，低3bit屏蔽	RW
18:16	Reserved	写入无影响，读取为零。	R
15:3	stride	双通道Y数据/单通道数据地址步长，低3bit屏蔽	RW
2:0	Reserved	写入无影响，读取为零。	R

DONE_ADDR 寄存器

DONE_ADDR（Y 数据结束地址寄存器），偏移 0x0068，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	done_addr
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	done_addr	双通道Y数据/单通道结束地址信息，用于检查是否完成改地址传输：与写入0x58的起始地址保持一致即为结束。	RO

C_DONE_ADDR 寄存器

C_DONE_ADDR（UV 数据结束地址寄存器），偏移 0x006C，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	c_done_addr
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	c_done_addr	双通道UV数据结束地址信息，用于检查是否完成改地址传输：与写入0x5C的起始地址保持一致即为结束（仅双路模式下需要check）。	RO

DUMP_EN 寄存器

DUMP_EN（DUMP 工作使能寄存器），偏移 0x0070，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	dump_en
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:0	dump_en	由内部地址fifo控制，当dump_en[0]=1时说明wdma开始工作	RO

EXT_PRIO 寄存器

EXT_PRIO（DMA 优先级寄存器），偏移 0x0084，访问属性 RW，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved			c_prio_limit									Reserved		c_prio_lvl		Reserved			y_prio_limit									Reserved		y_prio_lvl
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:29	Reserved	写入无影响，读取为零。	R
28:20	c_prio_limit	uv数据写出优先级limit	RW
19:18	Reserved	写入无影响，读取为零。	R
17:16	c_prio_lvl	uv数据写出优先级lvl	RW
15:13	Reserved	写入无影响，读取为零。	R
12:4	y_prio_limit	y数据写出优先级limit	RW
3:2	Reserved	写入无影响，读取为零。	R
1:0	y_prio_lvl	y数据写出优先级lvlY 起始/C起始/Y 结束/C结束地址 debug 寄存器	RW

DBG_00_00 寄存器

DBG_00_00（Y 起始/C起始/Y 结束/C结束地址 debug 寄存器），偏移 0x00C0，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																Reserved	addr_free_num_w			Reserved	addr_data_num_w			Reserved			addr_full_w	Reserved			addr_empty_w
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15	Reserved	写入无影响，读取为零。	R
14:12	addr_free_num_w	地址fifo的free_num（0~4）	RO
11	Reserved	写入无影响，读取为零。	R
10:8	addr_data_num_w	地址fifo的data_num（0~4）	RO
7:5	Reserved	写入无影响，读取为零。	R
4	addr_full_w	地址fifo的满信号	RO
3:1	Reserved	写入无影响，读取为零。	R
0	addr_empty_w	地址fifo的空信号	RO

DBG_01_01 寄存器

DBG_01_01（Y 起始/C起始/Y 结束/C结束地址 debug 寄存器），偏移 0x00C4，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																Reserved	addr_free_num_w			Reserved	addr_data_num_w			Reserved			addr_full_w	Reserved			addr_empty_w
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15	Reserved	写入无影响，读取为零。	R
14:12	addr_free_num_w	地址fifo的free_num（0~4）	RO
11	Reserved	写入无影响，读取为零。	R
10:8	addr_data_num_w	地址fifo的data_num（0~4）	RO
7:5	Reserved	写入无影响，读取为零。	R
4	addr_full_w	地址fifo的满信号	RO
3:1	Reserved	写入无影响，读取为零。	R
0	addr_empty_w	地址fifo的空信号	RO

DBG_02_02 寄存器

DBG_02_02（Y 起始/C起始/Y 结束/C结束地址 debug 寄存器），偏移 0x00C8，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																Reserved	addr_free_num_w			Reserved	addr_data_num_w			Reserved			addr_full_w	Reserved			addr_empty_w
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15	Reserved	写入无影响，读取为零。	R
14:12	addr_free_num_w	地址fifo的free_num（0~4）	RO
11	Reserved	写入无影响，读取为零。	R
10:8	addr_data_num_w	地址fifo的data_num（0~4）	RO
7:5	Reserved	写入无影响，读取为零。	R
4	addr_full_w	地址fifo的满信号	RO
3:1	Reserved	写入无影响，读取为零。	R
0	addr_empty_w	地址fifo的空信号	RO

DBG_03_03 寄存器

DBG_03_03（Y 起始/C起始/Y 结束/C结束地址 debug 寄存器），偏移 0x00CC，访问属性 RO，复位值 0x00000000。

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																Reserved	addr_free_num_w			Reserved	addr_data_num_w			Reserved			addr_full_w	Reserved			addr_empty_w
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15	Reserved	写入无影响，读取为零。	R
14:12	addr_free_num_w	地址fifo的free_num（0~4）	RO
11	Reserved	写入无影响，读取为零。	R
10:8	addr_data_num_w	地址fifo的data_num（0~4）	RO
7:5	Reserved	写入无影响，读取为零。	R
4	addr_full_w	地址fifo的满信号	RO
3:1	Reserved	写入无影响，读取为零。	R
0	addr_empty_w	地址fifo的空信号	RO