USER GUIDE / MEMORY / EXTERNAL MEMORY / REGISTER DESCRIPTION

寄存器描述

静态存储器控制寄存器 0(SMC0R)

SMC0R 是 32 位可读可写寄存器，用于存放静态存储器的控制位。复位时，SMC0R_i 被初始化为 0x07FF7700。

SMC0R1BASE + 0x14

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved				TCH				TAW_OE				TBP_DS				TRAS				TWAS				BW		Reserved				SMT
RST	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	0	1	1	1	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:28	Reserved	写入无影响，读取为零。	R
27:24	TCH	片选使能保持时间。这些位域指定了从 RD#/WE# 撤销到 CS# 撤销之间需要插入的等待周期数。 TCH3~0 0000 0 个周期 0001 1 个周期 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期(初始值) 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 11 个周期 1100 12 个周期 1101 13 个周期 1110 14 个周期 1111 15 个周期	RW
23:20	TAW_OE	访问等待时间 /CS# 拉低后有效数据输出时间。对于普通存储器，这些位域指定了在读选通时间内需要插入的等待周期数。对于突发 ROM，这些位域指定了在首次数据读选通时间内需要插入的等待周期数。 TAW3~0 0000 0 个周期 0001 1 个周期 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 12 个周期 1100 15 个周期 1101 20 个周期 1110 25 个周期 1111 31 个周期	RW
19:16	TBP_DS	写等待时间/突发间隔时间/数据建立时间对于普通存储器，这些位域指定了在写选通时间内需要插入的等待周期数。 TBP3~0 0000 0 个周期 0001 1 个周期 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 12 个周期 1100 15 个周期 1101 20 个周期 1110 25 个周期 1111 31 个周期	RW
15:12	TRAS	读地址建立时间。这些位域指定了从地址输出到 RD# 置为有效之间需要插入的等待周期数（0~15 个周期）。 TRAS3~0 0000 0 个周期 0001 1 个周期 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 12 个周期 1100 15 个周期 1101 20 个周期 1110 25 个周期 1111 31 个周期	RW
11:8	TWAS	写地址建立时间。这些位域指定了从地址输出到 WE# 置为有效之间需要插入的等待周期数（0~15 个周期）。 TWAS3~0 0000 0 个周期 0001 1 个周期 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 12 个周期 1100 15 个周期 1101 20 个周期 1110 25 个周期 1111 31 个周期	RW
7:6	BW	总线宽度。这些位域用于指定总线宽度。该字段为可写，复位时被初始化为 0。 BW1~0 总线宽度 00 8 bits(初始值) 01 16 bits 10 Reserved 11 Reserved	RW
5:2	Reserved	写入无影响，读取为零。	R
1:0	SMT	静态存储器类型（SMT）。该位域用于指定静态存储器的类型 SMT 描述 2 地址/数据复用型存储器(ADM) 其他值：保留位，不允许配置	RW

静态存储器控制寄存器 1(SMC1R)

SMC1R1BASE + 0x54

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	WP_EN	DOUBLE	STRV						TRDRV				TWRRV				Reserved				TAVDH				TAVDP				TAVDS
RST	1	0	0	0	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0	0	0	1

位	名称	说明	RW
31	WP_EN	WAIT# 引脚使能 1：可使用 WAIT# 信号动态控制访问时间。（初始值） 0：忽略 WAIT# 信号。	RW
30	DOUBLE	所有等待时间翻倍	RW
29:24	STRV	静态存储器恢复时间该值用于指定在切换存储体或对同一存储体进行读后写操作时，总线周期之间插入的空闲周期数（0~63 个周期）。其初始值为 0xF（15 个周期）。	RW
23:20	TRDRV	从 CS# 上升沿开始的读恢复时间 TRDRV3~0 0000 0 个周期(初始值) 0001 1 个周期 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 11 个周期 1100 12 个周期 1101 13 个周期 1110 14 个周期 1111 15 个周期	RW
19:16	TWRRV	从 CS# 上升沿开始的写恢复时间 TWRRV3~0 0000 0 个周期(初始值) 0001 1 个周期 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 11 个周期 1100 12 个周期 1101 13 个周期 1110 14 个周期 1111 15 个周期	RW
15:12	Reserved	写入无影响，读取为零。	R
11:8	TAVDH	从 AVD# 上升沿开始的地址保持时间 TAVDH3~0 0000 0 个周期 0001 1 个周期(初始值) 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 11 个周期 1100 12 个周期 1101 13 个周期 1110 14 个周期 1111 15 个周期	RW
7:4	TAVDP	ADV# 低脉冲宽度 TAVDP3~0 0000 0 个周期 0001 1 个周期 0010 2 个周期(初始值) 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 11 个周期 1100 12 个周期 1101 13 个周期 1110 14 个周期 1111 15 个周期	RW
3:0	TAVDS	地址稳定到 ADV# 上升沿的时间 TAVDH3~0 0000 0 个周期 0001 1 个周期(初始值) 0010 2 个周期 0011 3 个周期 0100 4 个周期 0101 5 个周期 0110 6 个周期 0111 7 个周期 1000 8 个周期 1001 9 个周期 1010 10 个周期 1011 11 个周期 1100 12 个周期 1101 13 个周期 1110 14 个周期 1111 15 个周期	RW

静态存储体地址配置寄存器(SACR)

SACR 定义了静态存储体的物理地址，每个寄存器包含一个基地址和一个掩码，当满足以下等式时：

(physical_address[31:24] & MASKi) == BASE

存储体被选中，其中 physical_address 为内部系统总线上的输出地址。静态存储体区域必须进行配置，使得存储体占用物理地址空间中互不重叠的区域，配置重叠的存储体区域将导致不可预知的错误，这些寄存器在复位时被初始化。

SACR1BASE + 0x34

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																BASE								MASK
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1

位	名称	说明	RW
31:16	Reserved	写入无影响，读取为零。	R
15:8	BASE	地址基址：定义静态存储体的基地址。 SACR1：初始值为 0x1B。 SACR2：初始值为 0x1A。	RW
7:0	MASK	地址掩码：定义静态存储体的掩码。 SACR1：初始值为 0xFF。 SACR2：初始值为 0xFF。	RW

软复位寄存器(SWRST)

SWRSTBASE + 0x5C

Bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
字段	Reserved																													rst_flag	rst_clear	rst_start
RST	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位	名称	说明	RW
31:3	Reserved	写入无影响，读取为零。	R
2	rst_flag	软复位完成标志位	R
1	rst_clear	软复位完成标志清除位，写 1 清除 rst_flag。该 bit 自动清除。	W
0	rst_start	软复位启动位。该 bit 自动清除。	W